Zynq-7000从入门到精通：PS/PL协同开发完整学习路径

聊了这么多年嵌入式开发，私下被问得最多的一个问题就是：Zynq-7000到底应该怎么学？这个问题之所以被反复提，是因为Zynq-7000全可编程SoC确实是个有点“跨界”的物种。你说它是FPGA，它里面又躺着一颗完整的双核ARM处理器；你说它是ARM芯片，它旁边又附带了大把可定制逻辑资源。很多人买了一堆教程、收藏了无数帖子，结果卡在第一步：PS和PL究竟怎么分工，工具链该用什么，先看文档还是先写代码，完全没头绪。

这篇内容我就把这些年带新人、自己踩坑总结出来的学习路径和资源清单摊开来讲。它不是官方手册的翻译，而是一条真正能被普通人走通的路线——从认识架构、搭好环境，到点亮第一颗LED，再到跑起Linux系统，最后能够独立调试一个软硬件协同的工程。无论你是做嵌入式软件出身，还是从FPGA转过来，希望这份开发指南能帮你把“入门”和“精通”之间那条漫长的路切成几个看得见、摸得着的里程碑。

1. 认识Zynq-7000：一个芯片里的两个世界

很多技术文章上来就甩一堆术语，比如PS、PL、AXI、HP接口，结果新手直接看晕。我换个说法：Zynq-7000本质上把两个“部门”塞进同一块芯片里。

1.1 PS与PL各是什么，能吃几碗饭

PS（Processing System）是以双核Cortex-A9处理器为核心的“大脑”，它跑操作系统、处理网络协议、运行应用程序，还能管理DDR内存、SD卡、以太网、UART这类标准外设。这个部门的特点是“通用”，但通用往往意味着在特定运算上不够快。

PL（Programmable Logic）是“可塑形的肌肉”，也就是FPGA那部分逻辑资源。它没有固定指令集，你可以把它做成一个专门做图像滤波的流水线，也可以做成一个高速数据采集状态机。同样一段运算，用PL做硬件加速，速度可以比PS里纯软件跑快几个数量级，代价是它不适合干复杂决策类任务。

两者的协同方式很像公司里的CPU加专用芯片：PS负责定方向、下命令、处理结果，PL负责把重复性高、速度要求高的脏活累活干完。真正把Zynq用熟的人，脑子里想的不是“我在写FPGA代码”或者“我在写ARM程序”，而是“我该怎么把一场表演分成编剧（PS）和特技演员（PL）”。

1.2 为什么它值得专门出一份学习指南

如果只是想学FPGA，市面上的入门板卡一大堆；如果只是想学嵌入式Linux，买块普通ARM板可能更方便。Zynq-7000真正的价值在于，它在单芯片上同时给了你两种可编程性：PS处理器的软件可编程，加上PL逻辑的硬件可编程，这就是“全可编程”这个词的由来。

代价是学习难度也变成了两份。你需要懂一点ARM启动流程，你要会C语言裸机编程，你还要能看懂Verilog时序，最后还得掌握一套能同时管理软硬件的工具链。这种复合技能在工作中的价值也很直接：很多场景对算力、成本、功耗都有约束，一个芯片里软硬分工的设计能力，恰好是产品能做出来的关键。

1.3 什么场景适合用，什么场景不如用别的

以我接触过的项目来看，Zynq-7000最适合这类场景：需要跑一个完整软件栈（比如Linux），同时又有高速、低延迟、确定性的IO处理需求。典型例子是机器视觉设备，前端相机数据量很大，必须在每个像素周期内完成预处理，后端又需要网络通信、算法调度、人机交互，这时候一颗Zynq能把预处理放PL，业务逻辑放PS，整体成本反而比“FPGA加独立ARM板”更低。

反过来，如果项目只是控制几个电机，不需要跑系统，那普通FPGA更合适；如果项目主要是数据库、云端应用，那它跟Zynq关系也不大。选型最忌讳“为了用Zynq而用Zynq”。我在第一章先花篇幅说清楚“它是什么、适合干什么”，是因为后面所有学习路径都建立在这个认知上——你理解了为什么软硬协同是这个芯片的灵魂，才不会学歪。

2. 学习路径的顶层设计：先别急着啃代码

有了对Zynq的基本认知，下一步是规划学习路线。我发现一个特别普遍的现象：很多人第一反应是搜视频、买板卡，然后从“Hello World”开始一路照着敲，敲完教程就不知道该干嘛了。这是典型的“没有路径规划就冲进战场”。

2.1 太多人学歪了：把Zynq当普通FPGA

我见过一种非常常见的错误路线：拿到开发板，先百度“Zynq Verilog教程”，然后在PL里写了一堆逻辑，什么流水灯、七段数码管、状态机，做得不亦乐乎。这当然不叫错，但它完全忽略了PS。问题在于，如果你只把Zynq当FPGA用，你花高价买的双核A9就白躺着了，等于用动车运煤，费劲还不讨好。

真正的Zynq学习路径必须从一开始就强调PS加PL协同。哪怕第一个实验只是“PS按键控制PL灯”，这个小小的软硬协同里面包含的架构思想，比单独做十个FPGA小实验都有用。我带的几个刚入行的小朋友，最早都是卡在这个思路上：他们不是不会写Verilog，而是不知道把功能放在哪一侧更合理。

2.2 五阶段递进路线怎么排

综合我自己的经历和不少同行交流的结果，我把整个学习过程排成五个阶段，每个阶段都有一个明确的可交付件。

第一阶段是基础准备。花两到四周补三样东西：数字电路与Verilog基础、Linux命令行基础、C语言和编译链接基础。注意，这三样不是要学到专家水平，而是能在实操时“不硌脚”。比如你知道always块和wire、reg的关系，你知道什么是AXI握手，能看懂Makefile基本规则，就够了。

第二阶段是工具链上手。目标是跑通Vivado加Vitis的完整流程，亲手建立第一个Block Design，配置PS硬核，编译并下载一个最简单的工程到板卡。我一般建议里程碑定为：PS端引脚点亮一颗LED。别小看这个目标，它逼着你搞清楚综合、实现、生成比特流、导出硬件描述、加载到硬件这一整条链路。

第三阶段是软硬件协同入门。用Vivado的IP封装器做一个自定义AXI-Lite外设，把寄存器映射到PS可访问的地址空间，然后在PS里用C代码写寄存器，控制PL端的LED和读取按键。这个阶段是分水岭，能独立做出来，说明你对“两个世界怎么通信”开始有画面了。

第四阶段是系统级Linux。用PetaLinux构建一个能启动的最小系统，在设备树里加入自己定义的外设节点，写一个简单的字符设备驱动，让上层应用能通过读写/dev/xxx来控制PL。到这一步，你已经从“纯硬件思维”过渡到“产品思维”了。

第五阶段是进阶深化。要么选中断、DMA、多核AMP，要么选性能优化和启动方案。根据自己的目标方向挑一个深入研究。这个阶段的学习时间跨度最长，没有固定天数，但它才是“精通”的开始。

2.3 每阶段怎么检验自己真的通过了

很多人对“学完”的标准很模糊，我觉得这个必须具体。第二阶段的标准不是“教程跑通了”，而是“我自己重新建一个工程，不看教程，能从零到一让它运行”；第三阶段的标准是“能解释AXI地址映射怎么来的，以及读回来的数据为什么是那个值”。

第四阶段更狠一点：你不仅要能启动Linux，还要能在设备树里新增一个节点、重新编译、加载驱动，而且万一启动失败了，你要能对着串口日志说出大概卡在哪一步。这种检验标准能把“我以为我会了”和“我真的会了”区分开。

3. 开发环境与工具链：开工前把这些搞清楚

工欲善其事，必先利其器。这句古话放在Zynq开发上特别贴切，因为这套工具链确实庞大，新手面临的第一道坎往往就是环境。

3.1 Vivado、Vitis、PetaLinux到底谁干谁

很多初学者对这三个工具的关系非常混淆，其实可以一句话记忆：Vivado管硬件那边，它负责设计PL逻辑、配置PS外设、生成整个硬件平台的描述文件；Vitis管软件那边，它负责编译PS上运行的C代码、调试裸机程序或Linux应用程序；PetaLinux专门用来定制Linux系统，比如生成内核、根文件系统、设备树，然后打包成启动镜像。

在最新主流的开发流里，流程通常是：先在Vivado里完成Block Design并导出XSA文件（Xilinx Shell Architecture），这个文件相当于“硬件平台快照”，里面记录了你选用了哪个芯片、哪些外设、哪些AXI地址。然后在Vitis里新建应用工程时，选择这个XSA作为硬件平台，之后Vitis能自动生成BSP（板级支持包），把底层的寄存器初始化都包好，你直接调用API就行。

PetaLinux和Vitis的关系又再绕一层：如果你要跑Linux，先用PetaLinux构建Linux镜像，同时把Vitis写的硬件功能以设备树节点的形式描述好，让内核知道“这块板子上有我这个自定义外设”。很多人在这一步崩溃，我发现他们崩溃的核心原因不是不会敲命令，而是不知道谁依赖谁。记住这个顺序：硬件平台决定软件环境，软件环境的配置文件要描述硬件平台。

3.2 版本与安装策略

工具链版本这件事，我必须专门提醒。Vivado每年都会发布新版本，而Zynq-7000作为一个相对成熟的老平台，并不需要追新。以我踩过的坑为例，曾经为了追求新界面装了某个最新版，结果PetaLinux需要匹配的版本没跟上，折腾了整整两天。

我的建议是：选一个资料最丰富、教程最多的稳定版本，然后严格保持Vivado、Vitis、PetaLinux三个工具的大版本一致。千万别混搭，比如Vivado装新版、PetaLinux却还是老版本，最终生成的启动镜像有很大概率起不来。安装时预留足够磁盘空间，建议至少空闲80GB以上，内存16GB起步，因为综合和实现的中间文件非常占地方。

另外我强烈推荐在Linux环境下做整个流程，哪怕你日常用Windows。原因是很多跟Linux启动相关的脚本、路径、权限问题，在Windows下会多出许多莫名其妙的小麻烦。如果你实在不熟悉Linux，装一个虚拟机，把工具链放在虚拟机里跑，至少比在原生Windows里折腾要顺利得多。

3.3 学习板的选择逻辑

开发板这个环节也有很多讲究。先说结论：我建议初学者选一颗Z-7020级别芯片的常见学习板，而不是一上来就搞Z-7045或者Z-7100那种大器件。原因很简单，Z-7020的逻辑单元数量足够跑绝大多数教学实验，价格相对友好，而高端器件在时序收敛上的问题会更难，容易打击信心。

一块合格的学习板至少要满足这些条件：板载DDR内存（PS启动和Linux运行都离不开）、JTAG调试接口、一个UART转USB口用于观察串口日志、SD卡槽用于Linux启动、几个扩展排针能把PL的IO引出来做实验。以太网口有一个更好，后面做网络应用会用到。

买板子之前，先确认一下官方教程配套的板卡型号和工具版本，这会直接影响你能否跟着教程一步步做下去。不是所有开发板都有完美的文档，但至少你得保证当LED不亮时，能找到原理图确认它接到了哪个GPIO上。

4. 分阶段实操指南：从闪灯到跑Linux

规划做得再漂亮，最后还是要落到“动手”两个字。下面我把五个阶段里最有代表性的几个实操里程碑拆开讲，每一步都给出关键步骤和容易出错的地方。

4.1 里程碑零：先让PS动起来

拿到开发板后的第一个操作，我建议先不急着写任何逻辑，而是确认PS本身能不能工作。把你手里的Zynq板子上电，插上JTAG，打开Vivado，新建一个项目，选择对应芯片型号，然后在工程里添加一个Block Design，搜出“ZYNQ7 Processing System”这个IP，双击进入配置界面。

这里面最核心的配置项是DDR型号、UART外设、时钟频率和MIO分配。你可以对照开发板原理图，把DDR配置到厂家规定的具体型号；把UART1或者UART0映射到对应的MIO引脚。配置完之后，点“Run Block Automation”——这个按钮会自动帮你创建一个最小系统，它有点像装修公司给你铺好水电管线，你之后只需要往里装设备。

生成比特流并连接JTAG下载后，串口工具里应当能看到BootROM阶段的打印。这一步虽然只是“让PS系统从复位跑起来”，但它验证了最基础的一环：工具链是否装对、板卡是否认得上、串口是否通。别小看这个验证，后面任何高级实验都建立在这条通路之上。

4.2 里程碑一：PS端GPIO闪灯

环境通了，下一个里程碑是写第一段PS软件。在Vitis里新建Application Project，选择刚才导出的XSA平台，模板先选“Hello World”即可。编译后你会得到ELF文件，右键“Run As -> Launch on Hardware”，串口会打印出Hello World。

但这还不够，真正的第一个PS项目应该是GPIO闪灯。Zynq的PS端GPIO叫做MIO（Multiplexed IO），它直接连接在PS内部，不需要PL参与。在Vitis里，BSP已经帮你封装好了驱动，你需要调用XGpioPs相关API：先查找设备配置信息，初始化GPIO控制器，然后把某个MIO引脚设为输出，最后在循环里拉高、拉低。

这里有一个很多初学者会犯的错：忘记在Vivado的PS配置里把对应的MIO使能打开。比如你想用MIO 47作为绿色LED输出，但配置界面的MIO 47默认是“未启用”状态，那么无论软件怎么写，这个引脚都不会输出信号。所以遇到“软件明明在跑但LED不亮”的问题，先回去检查PS配置和原理图引脚编号。

4.3 里程碑二：PL端呼吸灯与约束

PL侧的经典入门实验是呼吸灯，因为它能帮你建立时钟和时序的概念。在Vivado里写一段简单的Verilog：用系统时钟分频出一个几Hz的翻转信号，再接一个递减计数器控制PWM占空比，最后把PWM信号约束到一个PL引脚上，接LED，你就能看到亮暗渐变的效果。

这一步的关键不是代码本身，而是约束文件。PL端的每一个引脚都不是随便指定的，你必须根据开发板原理图找到LED实际连接到的FPGA管脚名字，然后在XDC约束文件里写清SET_PROPERTY PACKAGE_PIN和IOSTANDARD。不写约束文件，Vivado实现时大概率会报错或者引脚分配错误。

我见过很多人花了一天搞呼吸灯，最后发现就是忘了给时钟加上“create_clock”这样的时序约束。虽然单纯一个呼吸灯不加时钟约束也能跑，但养成“每个时钟域都明确约束”的习惯，后面做复杂系统时会救你命。

4.4 里程碑三：自定义AXI-Lite外设打通软硬件

到了这个里程碑，你会真正体会到Zynq为什么叫SoC而不仅仅是“FPGA加了CPU”。做法是：在Vivado菜单里打开“Tools -> Create and Package New IP”，创建一个AXI4-Lite接口的IP，模板会自动生成一个带寄存器读写逻辑的外设骨架。

默认情况下，这个骨架里有四个32位寄存器，比如slv_reg0、slv_reg1、slv_reg2、slv_reg3。你可以把slv_reg0的某一个bit直接连到一个输出端口上，这个输出端口映射到LED；再把某个输入端口（按键）的状态写在slv_reg1里。封装好IP之后，把它加进Block Design，用自动连接器连到PS的AXI接口上，这时Vivado会帮你分配一个地址段，比如0x40000000。

软件侧就非常爽了：在Vitis里，你直接调用Xil_In32、Xil_Out32这类函数，往0x40000000写1，LED就亮，往0x40000004写数据，就能把按键状态读回来。这个实验的意义在于，它让你亲眼见到“PS用一次普通内存访问，就能控制PL硬件”，从此软硬件之间的那层纸被捅破了。

注意一点：改完Block Design之后，一定要重新生成比特流、重新导出XSA，并在Vitis里选择新的XSA平台。很多人在这一步莫名其妙地报错，就是因为Vitis用的还是旧硬件描述，寄存器地址和实际电路对不上。

4.5 里程碑四：启动流程与Hello World

这一节要讲清楚启动流程，因为它是Zynq区别于普通ARM板的一个重要特征。芯片上电后，PS里固化在最底层的BootROM会先执行，它去读取启动介质（通常是SD卡、QSPI Flash或JTAG）里的第一阶段引导程序FSBL。FSBL的任务是初始化DDR、配置PL（加载比特流）、然后跳转到下一级程序，可能是裸机应用，也可能是U-Boot引导加载器，最后再由U-Boot启动Linux内核。

学习阶段，你要学会在Vitis里生成FSBL工程，并理解“每次都从AXI配置开始查问题”的思维。比如之前有人问，为什么Linux起不来，串口只有BootROM的几行信息？原因往往是FSBL没有正确初始化DDR，或者DDR型号配置错误，根本还没走到之后那步。

为了加深理解，我建议做一个实验：在Vivado里故意把DDR型号改错，重新生成硬件平台，再在Vitis里启动程序，你会发现系统卡死在一个很早期的地方。做了这个对比实验，你才算真正理解启动链条里每个环节的作用。

4.6 里程碑五：PetaLinux上运行你的第一个应用

把Linux移植到Zynq-7000，是很多人觉得“高不可攀”的一步，实际上顺着流程走并不算难。用PetaLinux创建工程时，输入petalinux-create --template zynq -n 你的工程名，然后进入目录，用petalinux-config选择硬件描述文件，它会自动读入你在Vivado里配置好的外设信息。

构建系统通常需要一段时间，期间别闲坐着，手边准备一份设备树资料，因为PetaLinux默认生成的设备树不一定完全覆盖你自定义的AXI外设。你需要找到对应的dtsi文件，添加一个节点描述你的IP，包括地址范围、中断编号、驱动兼容字符串等。

最终用petalinux-package打包出BOOT.BIN（内含FSBL、比特流、U-Boot），把image.ub拷贝到SD卡FAT分区，根文件系统解压到ext4分区，板卡设置SD启动模式。上电后如果能从串口看到内核打印并进入shell，恭喜你，你已经在“用”Zynq而不是单纯“调试”Zynq了。

5. 几个绕不开的硬骨头：AXI、中断、DMA与调试

从入门走向精通的过程里，有几个知识点是无论如何都绕不开的硬骨头。我不会把它们当成“高级内容”略过，因为它们恰恰是面试、项目设计里真正检验功底的试金石。

5.1 AXI总线：把PS和PL粘在一起的那层胶

Zynq里PS和PL之间的通信总线叫AXI（Advanced eXtensible Interface）。你要把它理解成一个物流系统：三人流程有独立的通道，读有读通道，写有写通道，每个通道上都有几个握手信号，最核心的是VALID和READY。发送方拉高VALID表示“数据已在总线上”，接收方拉高READY表示“我准备好接收了”，两个信号同时为高时数据才算真正传输完成。

AXI协议里有三种常用变体，初学者最容易混淆。AXI4用于高性能突发传输，适合做大块数据搬运；AXI4-Lite用于小批量寄存器访问，每次只能传一点数据，但逻辑简单；AXI4-Stream则根本不带地址，适合流式数据，比如图像像素流直接灌进DMA。

我的建议是，用波形窗口观察一次AXI读写的过程，比背一百遍协议有效。把自定义IP挂到Block Design上，在Vivado里例化一个调试用的ILA核，然后把AXI握手信号抓出来看。当年我自己第一次亲手抓到数据有效那一刻，对总线的理解一下子通透了。

5.2 中断和DMA：从轮询走向高性能

软硬件协同的早期实验可以靠轮询IO，也就是PS循环去读寄存器。但真实产品里，不能一直让CPU傻等。这时候要引入中断：PL侧输出一个中断请求信号，通过Zynq专用接口连到PS的中断控制器GIC，PS收到中断后跳转到对应回调函数处理。

Zynq的中断分成三类：SGI是核间中断，多核通信才用到；PPI是私有外设中断，比如CPU定时器；SPI是共享外设中断，PL侧的请求基本都走SPI。你在Vitis里用XScuGic来配置，步骤不复杂：初始化中断控制器，连接中断ID到回调函数，使能PL到PS的中断输入。但配置过程中稍微搞错一个中断ID，就可能出现中断没反应，或者进了错误处理函数的情况。

再进一步就轮到DMA。大块数据如果走CPU搬运，速度很吃亏。于是你用PL侧AXI DMA IP，把PS内存地址配置成DMA的源或目标，硬件会自动以极高带宽搬数据，搬完触发中断通知CPU。这是高性能采集和图像处理方向的核心手段，也是区分“会用Zynq”和“产品级会用Zynq”的重要标尺。

5.3 调试三板斧：日志、硬件单步、片上逻辑分析

Zynq调试比纯FPGA调试复杂的地方在于，你面对的不止是硬件波形，还有跑在处理器上的软件，所以我很推崇“三板斧”调试法。

第一板是日志打印。不管裸机还是Linux，先把UART串口当第一输出渠道，让程序每隔一段打印关键状态。很多“疑似硬件问题”到最后都证明是软件逻辑问题，日志能帮你快速二分定位。

第二板是硬件单步。Vitis的调试器支持JTAG连接到Cortex-A9，你可以设断点、查看寄存器、查看内存，观察程序在哪个地方跑飞或者卡死。这一步对排查访问到错误地址、野指针这类问题尤其有效。

第三板是片上逻辑分析。Vivado里的ILA核可以实时抓PL内部信号，触发条件可以设为某些数据值或位翻转。很多人不知道，ILA不只属于纯FPGA，它在Zynq里同样强大——你能同时看到软件发起的寄存器写请求，和PL侧数字逻辑的实时波形，两边对照，问题无处藏身。

我个人的调试习惯是：先把问题一切为二，判断是PS侧还是PL侧；然后在干净的最小系统上复现；最后用日志或者ILA去验证猜想。这样能把排查时间压缩到原来的五分之一。

6. 资源推荐清单：哪些必须收藏，哪些只是摆设

资源推荐是这篇学习指南里最容易被忽略却也很关键的一部分。网络上的资料鱼龙混杂，很多人收藏了百G视频，最后真正帮到自己的只有几份文档。我把值得花时间的资源按类型和优先级整理出来。

6.1 厂商官方文档怎么看才对

Zynq-7000最权威的一份资料是UG585，全称Zynq-7000 SoC Technical Reference Manual，几百页的体量，几乎覆盖了芯片内每一个寄存器的细节。但我的建议很明确：绝对不要从头到尾背书式地读它。把它当字典查，遇到某个外设功能不明确时，翻到对应章节找寄存器定义和时序图。

另一份很有价值的资料是UG1165，即嵌入式设计教程EDT，它提供了一套从创建平台到部署应用的端到端实例，官方出品、流程准确，非常适合作为第三第四阶段的“跟练教材”。PetaLinux相关则可以查看命令行参考手册，它按命令列出了所有参数，比零散的博客文章可靠得多。

我看文档的心得是：先看目录和概览，再对着实验看对应章节。千万别把文档当小说看，而是当“说明书加电路图”配合实物使用。

6.2 书籍、社区和课程怎么搭配

书籍方面，《The Zynq Book》算是一本公认的入门经典，它系统地讲透了PS、PL、AXI以及简单应用案例，适合在动手之前通读前几章建立全局观。中文社区围绕Zynq也陆续出了不少实战类书籍，比如以“搭建最小系统”和“实战项目”为脉络的教程，这类书的好处是能省去大量筛选资料的精力，坏处是你仍然需要配合自己手里的开发板来调整引脚和寄存器配置。

网上还有一些短视频平台的系列课程，普遍都从讲师私人经历切入，节奏快、演示直观，适合地铁上看。但它们的问题在于信息密度低，很多人“看懂了”却“做不出来”。我的态度是：视频只是引子，最终还是要回到自己动手调代码。

社区力量同样重要。官方支持论坛里沉淀了大量真实问题，很多问题你在百度搜不到，在论坛的搜索框里却能翻到官方工程师给出的解释。还有不少中文技术博客，记录了很多开发者在外设调试过程中的经历，遇到具体问题随手搜一搜往往有奇效。

6.3 我的个人资源组合拳

如果只让我推荐一套“组合拳”，我会这么配：以官方UG1165为主线，按章节一步步做出第一个完整工程；遇到具体外设寄存器疑问时查UG585；开发过程中随时在技术社区搜报错信息；每周抽出至少三小时单独研究AXI协议和中断路径。这种官方主线加社区支线的方式，比漫无目的地囤视频高效得多。

而且我真心建议每个学习者在系统里建一个自己的“避坑笔记”。你可以用这个笔记记录自己遇到的每一个问题，哪怕当时觉得多愚蠢，三个月后再回头看，那就是一份比任何教程都有价值的独家资料。我带过的新人中，坚持记笔记的人，上手速度普遍比只靠搜索引擎的人快很多。

7. 常见问题与排查技巧实录

最后放一批实操中最常见的故障现象和排查方向。我把它们整理成对一下表格，旁边附上我的心得，希望能让你的排错过程少走弯路。

7.1 七成新手都会踩的坑汇总

表格只是入口，我想重点强调第一行的现象。很多新手以为“只有几行打印”是串口坏了，其实BootROM能打印已经说明PS活了，问题大概率出在FSBL阶段，这时候最有效的就是打开一个串口监听工具，把启动日志完整保存下来，逐行比对官方启动流程。

7.2 几个管用的排查方法论

第一个方法论叫“最小复现”。遇到任何诡异问题，先砍掉所有无关功能，只留下最小系统：一个PS、一个UART、一个LED。如果最小系统正常，再一点点加功能。我见过很多开发者调试一个图像采集系统时被各种现象绕进去，最后发现是最早那个AXI外设地址冲突了，但如果一开始就回归最小系统，也许五分钟就定位了。

第二个方法论叫“软件侧查地址，硬件侧查时序”。如果问题是“读写寄存器结果不对”，先确认软件访问的地址是Vivado分配的地址，再确认硬件波形里寄存器确实在变化。一边是Issue地址，一边是ILA抓信号，两边同时交叉验证，问题必然浮出水面。

第三个方法论是我最想分享的：学会写日志和打印就够了，但要把日志写得有层次。用不同的前缀区分启动阶段、驱动加载阶段、应用运行阶段，这样当问题出现时，你能瞬间知道卡在哪一层。很多人在Linux内核启动卡住时一脸茫然，就是因为没有设置内核的早期打印参数，白白浪费了大量日志信息。

关于学习方法，我最后再分享一个小技巧：给自己设定一个每周动手时间，而不是只追求“看完了多少视频”。Zynq-7000的学习曲线跟学游泳非常像，你在岸上把所有动作分解看得再明白，不下水终究学不会。从插上开发板的那一刻起，遇到的每一个报错、每一个奇怪的时序现象，都会慢慢长成你宝贵的工程直觉。坚持两三个月，你回头看那些曾经看不懂的概念，会发现它们早就变成了你工具箱里理所当然的一部分。