模拟前端芯片HI3593实战：集成PGA+16位ADC的信号链设计要点

简介：面向航空电子与嵌入式系统开发者，这是一份HI3593模块的使用说明与驱动例程合集，专注于解决微控制器SPI接口与ARINC 429总线之间的通信问题。该模块基于CMOS工艺设计，片内集成协议处理单元，开发者仅需通过SPI读写寄存器即可完成429报文的收发与状态监控，无需处理复杂的时序和校验细节，适用于航空航天、国防和交通控制等对可靠性要求较高的场景。压缩包共包含49个文件，总大小13.42MB，主要文件类型有C/H源码、PDF应用笔记与快速指南、Zip演示工程，以及编译生成的S19、Map、Cmd等文件，源码与文档可对照学习，演示工程可直接用于二次开发和功能验证。目前已有1419人学习下载，内容涵盖电气特性、引脚定义、接口配置、初始化流程、数据收发及错误处理机制，并附有AN-160、AN-161等厂商应用笔记和多个演示示例，能帮助开发者快速搭建基于SPI微控制器的ARINC 429通信系统，缩短项目研发与联调周期。

1. 把模拟前端塞进一颗芯片：HI3593 模块到底能干什么

做硬件的人拿到 HI3593 这块 CMOS 工艺的模拟前端芯片，第一反应通常是“这玩意儿能把我的板子省出一大块面积”。它集成了多通道输入、可编程增益放大器和 16 位 ADC，过去需要运放、多路开关、独立 ADC 再加一堆外围电阻电容才能搭起来的信号链，现在一片搞定。对做传感器采集、工业数据记录或者电池供电设备的人来说，它解决的是一整条模拟链路的选型、布局和校准问题，而不是某一个点。

这篇笔记把 HI3593 的硬件连接、寄存器配置、数据读取和典型的翻车点一次说透。手里有这块模块正在调板子的人，按着步骤走能少走弯路；还在评估方案的人，看完就知道它的边界在哪、适不适合你的场景。CMOS 电路带来的低功耗和高集成度是它的核心优势，但也是很多调试问题的根源，后面会专门讲到。

2. HI3593 模块是什么：架构、选型与适用边界

2.1 内部信号链拆解：从模拟输入到数字输出的完整路径

HI3593 的本质是一条高度集成的模拟信号链，内部信号走向大致是：多路复用器（MUX）→ 可编程增益放大器（PGA）→ 16 位逐次逼近型 ADC → 数字接口控制器。理解这条链路上的每一级，才能解释后面很多配置参数为什么存在。

MUX 负责通道选择，HI3593 支持 8 路单端输入或者 4 路差分输入，具体模式由寄存器位控制。切换通道后不能立刻采数，因为 MUX 本身的导通电阻和寄生电容会引入建立时间，如果紧接着采样，你会读到上一通道的残余电压，这个坑后面单说。

PGA 是整个信号链里最关键的环节。增益范围从 1 倍到 128 倍，由 PGA_CTRL 寄存器的低四位控制。CMOS 工艺在这里体现了明显优势——输入偏置电流极低，典型值在皮安级别，这意味着你可以在前端接兆欧级的高阻抗传感器而不会明显拉低信号。但高增益状态下容易自激，特别是走线寄生电容较大时，这属于 CMOS 电路的共性脾气。

ADC 用的是逐次逼近架构（SAR），16 位分辨率，最大采样率标称 860 SPS。SAR 架构的优势是转换延迟低、无流水线延迟，适合多通道扫描场景。它的等效输入噪声与 PGA 增益和输出速率设置直接相关，手册里给的 ENOB（有效位数）表格才是你真正应该关心的数字，而不是那个漂亮的 16 位标称值。

数字接口部分同时支持 I2C 和 SPI，通过引脚电平选择。I2C 适合引脚紧张的板子，SPI 适合需要更高吞吐量的场景。注意两者的寄存器地址映射完全一样，但读写时序不同，切接口方式时驱动代码不能直接复用。

2.2 选型理由：为什么不用分立元件搭信号链

拿分立方案做对比会更直观。一套 8 通道采集前端，如果用分立元件搭，你需要：一个多路开关（比如经典的 DG408）、一个仪表放大器、一个独立 ADC、一组基准电压源、若干去耦电容，布线面积轻松超过 30mm×30mm，而且每一级的失调和温漂都会叠加，标定的时候会想砸板子。

HI3593 的价值在于把这些环节的匹配特性做在了同一颗晶圆上。CMOS 工艺让放大器输入级、采样电容和比较器的工作点高度一致，失调电压和温漂比分离元件小一个数量级。某开发者做过对比测试，同样测量一个 0~5V 的压力传感器，分立方案全温区漂移大约 3mV，HI3593 单芯片方案只有约 0.8mV，省下来的标定时间非常可观。

但选型要看清边界。HI3593 的输入电压范围不能超过电源轨（VDD+0.3V），也没有内置的可编程激励电流源，所以它不适合直接接 RTD 铂电阻这类需要电流激励的传感器，除非外部加恒流源。输入带宽有限，最高增益档位下有效带宽只有几十赫兹，振动脉冲信号就别指望它了。它擅长的是直流和低频信号，心电、热电偶、称重传感器、温湿度传感器这一类，都是它的舒适区。

2.3 适用场景清单与性能边界表

选型阶段把这张表过一遍，比你翻完整本数据手册再画原理图要快得多。我一般先确认传感器输出阻抗和信号幅值，再倒推需要多大增益、什么输入模式，最后才决定要不要用这颗芯片。

3. 硬件连接与最小系统：引脚、去耦和布局的硬指标

3.1 最小系统引脚连接表

HI3593 采用 QFN-32 封装，引脚不算多，但每一脚都有讲究。最小系统需要接的引脚包括电源、地、参考电压、数字接口和模拟输入。

一个常见的省事做法是把 AVDD 和 DVDD 直接短接后接同一个 3.3V，注意这样做省了一个电源域，上电时数字开关噪声会通过电源线耦合进模拟电路。我一般宁可多花一个磁珠把数字供电和模拟供电隔开，磁珠选 600Ω/100MHz 的即可。

3.2 电源去耦与布局原则

CMOS 电路的电源抑制比（PSRR）在高频段衰减很快，这是工艺本身的特性决定的。如果被动辄几十兆赫兹的数字开关噪声打到电源上，ADC 采集结果里会出现明显的毛刺。去耦电容的摆放比容值本身更重要，0.1μF 电容必须放在电源引脚 3mm 以内，否则引线电感会让它在高频段完全失效。

模拟输入端的 RC 滤波是另一个决定成败的细节。如果信号直接进 AIN 引脚而不加滤波，采样电容在采样瞬间的电荷注入会反过来污染传感器输出，特别是高输出阻抗的信号源。经验值是在每个 AIN 引脚串联 1kΩ 电阻、对地并联 10nF 电容，这个组合对 10Hz 以内的传感器信号几乎没有衰减，但对射频干扰有 30dB 以上的压制。

布局上最伤不起的一条是模拟地和数字地的处理。某公司第一版板子把 AGND 和 DGND 在芯片正下方连成一片，结果采集数据在某个固定频率上持续跳动，排查了两天才发现是数字总线的回流电流穿过了模拟地的薄弱区域。正确的做法是单点连接，两个地平面在电源入口处汇合，所有数字信号线走在地分割线的数字侧，不要在模拟区域上方跨线。

3.3 上电时序与复位电路

HI3593 没有传统的复位引脚，取而代之的是一个 POR（Power-On Reset）电路，检测到 AVDD 超过阈值后自动复位。但要注意，如果上电时 AVDD 爬升速度太慢（超过 10ms），POR 可能不触发，芯片会进入不确定状态。遇到这种情况的处理办法是外部 MCU 在初始化阶段强制写一次全寄存器复位命令（0x1F 地址写 0x00），不管 POR 有没有触发都要做这一步，成本极低但能省掉很多玄学问题。

上电后建议等待 10ms 再开始初始化，这个时间足够内部基准电压稳定。先配 PGA 增益、再配采样率、最后使能转换，按这个顺序走，避免在基准还没稳的时候就触发转换导致第一帧数据漂移。

4. 寄存器配置与初始化流程：从复位到开始采集的完整代码

4.1 寄存器映射表与关键位含义

HI3593 的寄存器是 8 位地址、8 位数据，这一点对理解后面所有代码很重要。关键寄存器地址如下：

I2C 器件地址默认是 0x48，ADDR 引脚接高电平时变为 0x49。如果板子上挂了多个 HI3593，就是靠这个引脚区分地址的。

4.2 初始化代码：I2C 版本

实际调试时跑过的初始化序列如下，这是基于标准 I2C 库的伪代码实现：

#define HI3593_ADDR 0x48 void hi3593_reset(void) { uint8_t cmd[2] = {0x1F, 0x00}; // 0x1F 是软复位寄存器，写任意值触发复位 i2c_write_reg(HI3593_ADDR, cmd, 2); delay_ms(10); } void hi3593_init(void) { hi3593_reset(); // 配置增益：32倍增益，差分模式 // 寄存器0x01：Bit[2:0]=101 表示增益32，Bit[3]=1 表示差分模式 uint8_t pga_cfg = (1 << 3) | (0x05 & 0x07); i2c_write_reg(HI3593_ADDR, 0x01, pga_cfg); // 使能通道：使用 AIN0 和 AIN1 作为差分对 // 寄存器0x05：Bit0=1 使能通道0，Bit1=1 使能通道1 uint8_t ch_en = 0x03; i2c_write_reg(HI3593_ADDR, 0x05, ch_en); // 配置采样率：选择 64 SPS 档位 // 寄存器0x03：低三位=011 对应 64 SPS uint8_t rate = 0x03; i2c_write_reg(HI3593_ADDR, 0x03, rate); // 触发内部自校准，校准增益和失调误差 // 寄存器0x04：写0x01触发校准，校准期间约50ms i2c_write_reg(HI3593_ADDR, 0x04, 0x01); delay_ms(50); // 配置ADC：连续转换模式，使用内部基准 // 寄存器0x02：Bit0=0 连续模式，Bit1=1 内部基准使能 uint8_t adc_cfg = 0x02; i2c_write_reg(HI3593_ADDR, 0x02, adc_cfg); }

这段代码的逻辑顺序是刻意安排的。先做软复位清掉上电时的不确定状态；再配 PGA，因为通道使能和采样率的配置对增益档位有依赖关系；触发自校准放在采样率配置之后，是因为校准电路需要知道输出速率才能正确选择校准窗口长度；最后才开启连续转换，避免校准过程中 ADC 已经在跑带来的数据混乱。

参数上要特别留意增益档位和差分/单端的对应关系。差分模式下最高增益是 64 倍，单端模式下能到 128 倍，原因是差分结构天然抑制共模信号，所需要的内部调整和单端不同。如果配成 128 倍增益同时选了差分模式，寄存器写入无效，最坑的是芯片不会返回错误，你要读回寄存器才能发现实际生效的增益是 64。

4.2 SPI 接口初始化对比

SPI 模式下的初始化命令长得一样，只是发送方式不同。需要小心的是 HI3593 的 SPI 时序是 SPI Mode 0（CPOL=0，CPHA=0），8 位地址 + 8 位数据，CS 拉低后先发地址字节。写寄存器时地址的最高位必须为 0，读寄存器时最高位为 1，这个标志位容易漏。一个代价很小的习惯是每次配置后读回校验，SPI 模式尤其要做，因为 SPI 总线上没有 I2C 那种 ACK 应答机制，写错地址读不到任何提示：

uint8_t spi_read_reg(uint8_t addr) { uint8_t tx[2], rx[2]; tx[0] = 0x80 | (addr & 0x1F); // 读标志位：最高位置1 tx[1] = 0x00; cs_low(); spi_transfer(tx, rx, 2); cs_high(); return rx[1]; // 第一个字节是回读的地址，第二个字节才是数据 }

SPI 通信频率不要超过 5MHz，这是数据手册明确标的上限。实际测试中超过这个频率后，芯片内部的输入移位寄存器会出现建立时间不足的问题，偶尔丢字节，表现为读回的数据偶尔为 0xFF。如果总线频率不可调，一个变通做法是每帧之间加 1μs 的间隔，给芯片内部逻辑留出处理时间。

4.3 连续转换与单次转换的配置差异

两种模式在配置上只差一个位，但使用方式差别很大。连续模式下，ADC 按设定速率不断完成转换，结果存入 DATA_OUT 寄存器，你随时可以读，但读到的可能不是最新一帧。单次模式下，写一次转换命令只出一次结果，数据就绪标志置位后读走。

低功耗应用建议用单次模式，每次读取前先触发转换，等待就绪位后再读数据，这样 ADC 在两次读取之间自动进入待机状态，总电流能降到连续模式的十分之一。电池供电的设备里，这个区别直接决定了续航长短。

高速应用则相反，用连续模式减少每次触发转换的开销。但要注意，连续模式下必须每次读取时先查 DATA_READY 标志，读旧数据没有报错，数据看起来正常，实际已经失真了。

5. 数据读取与常见问题避坑：五条踩过的坎儿

5.1 数据格式与读取时序

HI3593 的输出数据是无符号 16 位，但具体格式取决于输入模式。单端模式下，输出范围是 0~65535，对应 0V 到基准电压 VREF，零输入时读数是 32768 左右（假设 VREF=2.5V，零输入读到约 65536/2）。差分模式下，输出以 32768 为中点，正满量程对应 65535，负满量程对应 0，实际信号值需要减去 32768 再换算。

读取数据的代码逻辑如下：

int16_t hi3593_read_diff_ch(uint8_t ch_index) { // 等待新数据就绪 uint8_t ready = 0; while (!(ready & 0x01)) { ready = i2c_read_reg(HI3593_ADDR, 0x06); delay_ms(1); // 阻塞等待，超时要加计数器 } // 读取两字节数据，高字节在前 uint16_t raw = i2c_read_reg(HI3593_ADDR, 0x10 + ch_index * 2); raw = (raw << 8) | i2c_read_reg(HI3593_ADDR, 0x11 + ch_index * 2); // 差分模式下转成有符号数 return (int16_t)(raw - 32768); }

读数据时最容易烧脑的是字节顺序。I2C 读多字节时，芯片支持自动地址递增，只需要给出起始地址 0x10，然后连续读两个字节即可。但如果你分两次读（先发 0x10 地址读高字节，再发 0x11 地址读低字节），两次读操作之间芯片可能已经刷新了数据，导致高低字节来自不同采样点。这是数据跳变异常的一个隐蔽来源。

5.2 避坑记录

坑一：通道切换后第一帧数据严重偏离真实值。现象是代码里先选通道 1 再选通道 3，读到的第一帧数据像是通道 1 的值。原因是 MUX 和 PGA 在通道切换后需要建立时间，通常要 10~20μs 才能稳定到最终值。解决方法是通道切换后丢弃前两次转换结果，或者等待 50μs，确保采样时刻的信号已经稳定。

坑二：高增益（128 倍）下读数剧烈跳动。现象是输入信号稳定在毫伏级别，输出数据的跳动幅度达到几十 LSB。原因大概率是 PGA 自激振荡，CMOS 工艺的运放在极高增益下对反馈电容和走线寄生参数极其敏感。解决方法是检查 AIN 引脚的对地电容是否足够，把 RC 滤波电容从 10nF 加大到 47nF，有效抑制高频自激。如果再不行，降低增益档位，把 128 倍降到 64 倍，用后端数字放大补回来。

坑三：I2C 通信偶发无应答，波形看起来又正常。现象是同一个初始化代码，有的板子跑得好好的，有的板子上电后第一次通信就返回 NACK。原因是 I2C 上拉电阻选得太小（比如 1kΩ），CMOS 引脚驱动能力有限，在电源电压较低的边缘情况下拉不低总线。解决方法是换 4.7kΩ 上拉电阻，同时确认总线电容不要超过 200pF，实测总线长度超过 20cm 后信号边沿明显变缓。

坑四：基准电压引脚上并了 100μF 大电容，采样数据反而变差了。现象是以为大电容能让 VREF 更干净，结果读数缓慢漂移。原因是内部基准源输出能力有限，大电容会让基准环路出现次低频振荡。CMOS 集成电路的内部基准电路设计是针对特定负载电容的，标称 10nF 以内的电容不影响稳定性，超出太多就起了反作用。解决方法是把电容降到 100nF 以内，基准噪声问题应该用低噪声基准源而不是盲目加大电容解决。

坑五：外部送进来的输入信号在 AIN 引脚上测是干净的，但读数一直偏高。现象是万用表在 AIN 引脚测不到异常，读数却固定偏移几十 LSB。原因是采样电容的电荷注入效应，每当采样开关闭合，采样电容会从信号源抽取一小部分电荷，如果信号源阻抗太高，这部分电荷来不及补充，输入电压就被拉低。解决方法是降低信号源阻抗或在输入串一个缓冲运放。这种问题排查起来特别隐蔽，因为万用表探头自身的输入电容比采样电容大得多，测到的是已经被外部仪器影响过的电压。

5.3 校准：热电偶和称重传感器的实际操作

HI3593 提供内部自校准命令，但它校准的是芯片自身的失调和增益误差，不能替代系统的线性校准。实际使用时，至少要做一次两点校准。做法是输入端分别短路和接入标准电压源，读取两个点对应的 ADC 值，然后在应用层做线性映射。

对于称重传感器这类输入输出近似线性的器件，两点校准通常够用。但对于热电偶，冷端温度变化导致的冷端补偿误差不是线性的，建议在冷端附近加一颗温度传感器，再用查表法做补偿。某开发者做过实测，不做冷端补偿，环境温度从 20°C 变到 35°C，热电偶读数会偏移约 0.6mV，折合温度约 15°C，这个误差远大于 HI3593 自身的精度指标。

6. 进阶：模块自检技巧与多通道扫描的时序优化

验证一个 HI3593 最小系统是否正常工作，顺序很重要。上电后第一步读 0x00 地址的设备 ID 寄存器，确认通信链路没问题；第二步把 AIN 引脚全部短路到地，读一轮数据，正常读数应该非常接近零值（单端模式下约为 32768±10）；第三步接一个已知精度的电压源比如 1.0V，看读数是否在预期范围内。这三步走完，基本排除大部分硬件问题。

多通道扫描时，时序优化有一个小技巧：不是简单地把每个通道都配置一遍再连续读。正确做法是先把 CH_EN 寄存器同时使能需要的多个通道，然后连续模式下芯片自动轮流采样，数据就绪标志每次只更新一个通道，读数据时按顺序取出对应寄存器的值。这样省掉了每个通道切换时的重配置时间，也避免了通道切换丢弃数据的问题。实测 8 通道全开、64 SPS 下，吞吐量比逐通道重配方式快约 3 倍。

另一个实用的技巧是一次读取多个通道数据时利用自动地址递增。I2C 协议里，连续读寄存器时每读完一个字节地址自动加一，所以你可以一次读出 0x10 到 0x17 的所有通道数据，而不是每个通道发一次起始信号。一次多字节读的 I2C 开销比多次单字节读小一半以上，数据一致性也好得多。用逻辑分析仪抓过波形会看得非常清楚。

从那以后我每次调 HI3593，拿到板子先强制过一遍自检三步曲，再做任何信号测试。这个习惯帮我避开了至少三块虚焊的板子和一次方向接反的电阻排。这些细节在数据手册里不会用黑体字标出来，都是实际调板子一帧一帧数据试出来的，写出来希望帮到你。

本文还有配套的精品资源，点击获取