组合逻辑 时序逻辑---傻傻分不清

一、关于组合逻辑和时序逻辑说明
组合时序逻辑和时序逻辑，很多新手很懵逼，很多老手虽然很懂，但是让他给
新人讲解很清楚，他们大多数也办不到，这里从多个方面来说明这个事情。

二、从代码层面来说下组合逻辑
1.组合逻辑代码
assign c = a + b；
或者
always@(*)begin
c = a + b;
end
这个就是组合逻辑

2.时序逻辑
always@(posedge clk)begin
c <= a + b;
end
从上面代码，可以看出来组合逻辑和时序逻辑的差异了哈。

三、从电路层面来区分组合逻辑
1.组合逻辑电路图

2.时序逻辑电路图

时序逻辑=组合逻辑 + FF

四、从波形图来区分组合逻辑和时序逻辑

为了帮助大家理解verilog代码的实现情况，本人这里画了一个模型，希望对初学朋友有帮助。