时序逻辑电路入门：触发器、计数器与状态机仿真验证

简介：《数字电路与逻辑设计》第四章“时序逻辑电路”配套课件PPT，面向计算机、电子类专业学生及需要复习数字电路基础的学习者。内容围绕时序逻辑电路的核心概念展开，重点讲解触发器这一基本存储单元，涵盖基本RS触发器、同步触发器、主从触发器与边沿触发器的结构、触发方式及逻辑功能，并通过状态转换图、状态表和真值表介绍时序电路的分析与设计方法，同时涉及计数器、移位寄存器等常用功能器件的应用。资源包共1个PPT文件，大小3.9MB，便于直接下载学习。目前已有92人浏览学习。课件章节结构完整且配有教学要求和重难点提示，能够帮助读者快速掌握时序逻辑电路的工作机理、理解存储功能与同步意义，为分析设计复杂数字系统打下基础。

1. 时序逻辑电路不是“难”，是“换了种读图方式”：先看清第四章课件在讲什么

很多人在数字电路这门课上第一次感到失控，就是从时序逻辑电路这章开始的：组合逻辑的电路图好歹能顺着输入一路推到输出，看到时序逻辑的电路图却发现输出不仅和当前输入有关，还牵扯到“上一拍”的状态，仿真的波形图上信号在时钟边沿跳来跳去，稍不留神就把状态转移图看懂，电路分析却写错。这份第四章课件真正解决的不是让你背住几个触发器功能表，而是帮你建立一套“状态视角”——把每个时钟沿当作一次快照，把电路的行为读成一张状态表。适合正在跟课的学生，也适合工作几年后回头补数字电路基础、想自己写寄存器级代码的工程师。

时序逻辑电路的核心只有一句话：输出由输入和电路当前状态共同决定。状态的存在意味着电路有“记忆”，而记忆的最小单元就是触发器，往上叠加就变成寄存器和计数器。第四章课件从触发器讲到状态机，讲的其实是同一件事的三种粒度。课件里那些波形图和状态转移图，看懂了，后面学接口时序、写状态机、调仿真波形，全都顺了；没看懂，后续课程里每遇到一个“时钟沿之后才变化”的信号都要卡壳一次。

2. 从课件到脑子：吃透四种触发器与状态转移图的三个抓手

课件第四章通常从触发器讲起，再进入寄存器和计数器。这些内容光靠听课很容易高估自己的掌握程度——功能表看起来都合理，波形图上看也都能对上，合上课件自己画一遍真值表就开始出岔子。要把这章真正吃透，关键是把课件里分散的信息收敛成三样东西：特性表、激励表和状态转移图。特性表告诉你“当前状态和输入作用下，下一状态是什么”；激励表是反过来，告诉你“想从当前状态跳到目标状态，输入端该给什么电平”；状态转移图则把这两者画成可追踪的箭头。本章按这个顺序展开。

2.1 用一张表理清四种触发器的“下一状态”规律

常见课件会依次介绍RS触发器、D触发器、JK触发器和T触发器。很多人的第一个误区是试图分别背四张功能表，其实它们之间是继承和化简的关系：D触发器是RS触发器消除不允许状态后的结果，JK触发器是RS触发器把不确定态变成翻转态的增强版，T触发器则是JK触发器把两个输入端接在一起的特例。我一般这样给学生讲：不要背表，要盯住“下一状态 Qn+1 是怎么从 Qn 和输入组合里算出来的”。把每种触发器的特性浓缩成一句话：

这个表不需要抄写在笔记里，你需要掌握的是推导方式。以JK触发器为例，它的特性方程是 Qn+1 = J·Qn' + K'·Qn，从方程反过来推激励表也很直接：要把 Qn 从 0 变到 1，可以让 J=1、K 随意，也可以让 J=1、K=0，合并以后写成 J=1, K=x；要把 Qn 从 1 变到 0，则可令 K=1、J 随意。这样推导出来的“激励表”才是做时序电路设计真正的工具，因为设计问题的通常提法是“现在在这里，想去那里，怎么给输入”。

练习题里最容易翻车的点是 RS 触发器的禁止状态。RS 触发器功能表里 R=1、S=1 时 Q 和 Q' 同时为 1，这在电路层面意味着两个输出端短接到逻辑矛盾，一旦退出这个输入组合，触发器最终落在哪个状态完全取决于两个与非门的速度差，是个不可重复的随机结果。课件里通常会把这个状态标成“不允许”，但做题时很多人抄功能表会下意识把它写成 Qn+1 的一种可能性，这是不对的。

2.2 从触发器到计数器：状态转移图才是理解单位

单个触发器只有两个状态，能承载的逻辑有限。寄存器本质上是多个触发器共享一个时钟，并行地存储一组数据；计数器则是把触发器串成让状态按预定顺序循环的电路。到了这个层面，继续用单个触发器的功能表思考已经不够用了，课件的重心也会从“触发器内部结构”切到“状态转移图”。

状态转移图读起来有三步。第一步，看圆圈：每个圆圈代表电路的一个状态，圈里的二进制编码来自各触发器输出组合。第二步，看箭头：箭头标注的是“当前状态在什么输入条件下跳转到下一状态”，有些课件会直接标成“输入/输出”，比如“1/0”表示输入为1时跳转且输出为0。第三步，看有没有自环：状态在某个输入条件下跳到自身，说明该状态下电路保持不动。这三步人人都会说，但实际分析时最常见的错误是忽略未标注的输入组合。

以课件里常见的模4计数器为例，四个状态就是 00、01、10、11，输入一般只有一个使能信号。如果只看使能=1的跳转，很容易画出 00→01→10→11→00 的循环；一旦使能=0，每个状态都应当有自环或保持路径，但自环箭头很容易被漏掉。等到做电路综合或仿真时，综合工具会把“未标注输入组合”自动按无关项或默认项处理，仿真器和真实芯片可能给出不同结果。这属于时序逻辑第一类“课件看着对、跑起来不对”的来源。

所以我在看这类课件时有一个习惯：拿到任何状态转移图，先数箭头的数量，再数“状态数 × 输入组合数”这个理论下限。箭头少了，说明存在未定义的跳转路径；箭头多了，说明状态表里有冗余项。这个核对习惯花不了两分钟，但能提前挡掉大量后面仿真阶段才暴露的跳转错误。处理完状态转移图，接下来才进入真值表和方程推导，这部分留到第三章详细展开。

3. 把课件里的状态图变成可仿真的描述：真值表转译与波形核对

课件讲到状态转移方程就停了，作业和考试也只要求到画电路图这一步。但真到了做实验或仿真的时候，你手里只有纸面上的状态图和方程，要在软件里把电路描述出来、把波形跑出来，中间还缺一环：把状态转移关系转成可执行的逻辑描述。这一章解决的就是这个问题，适合第一次接触仿真工具、不知道怎么把课件知识落进软件的人。

3.1 从状态图到激励方程：模4计数器的完整推导

以模4计数器为例，完整走一遍设计流程。第一步，画出状态转移表。当前状态 Q1Q0 是 00 时，下一状态是 01；01 到 10；10 到 11；11 回到 00。这个表谁都会列。第二步，确定触发器类型。课件里最常用 JK 触发器，因为它有翻转功能，计数器设计里可以少画逻辑门。第三步，把状态转移表改成激励表，这时需要用到第二章里的 JK 激励关系。针对每个触发器，看它的 Qn 怎么变到 Qn+1：

填这个表的时候有两条实用规则。规则一：从 0 变 1，J 给 1、K 随便，写 J=1, K=x；从 1 变 0，K 给 1、J 随便，写 K=1, J=x；状态不变，两者都给 0 或把 J、K 设成不影响维持的组合。规则二：x 不是让你真的输出不定值，而是设计自由度，综合时它会按让逻辑最简的方向被自动指定。做完激励表，再用卡诺图化简，就能得到 J1 = Q0, K1 = Q0, J0 = 1, K0 = 1。这个结果说明模4计数器每个触发器的工作和 Q0 随时钟翻转有关，硬件上只需要很少的逻辑门。

这个推导过程看起来是纯手算，和用计算机没关系，但它定义了后续仿真的预期结果。你后面在仿真工具里看到的任何波形，本质上都是在验证这张表。如果实际波形和这张表的预期对不上，问题一定出在代码描述和激励表不一致，不在工具本身。所以我建议做仿真之前，先在纸上把这张表填完，不要上来就写逻辑描述——很多人的仿真“玄学”问题，其实只是没有把设计意图先固定下来。

3.2 用仿真波形验证：一个最小可跑的同步清零计数器写法

手工推导完成后，需要把设计用硬件描述语言表达出来，跑一遍行为仿真。常见的做法是用 Verilog 写一个同步清零的模4计数器。注意是同步清零：复位信号只在时钟上升沿到来时才生效，这能避免异步复位带来的时序分析麻烦。下面是一个最小可用的描述：

module cnt4_sync ( input wire clk, input wire rst_n, // 低电平有效的同步复位 input wire en, // 计数使能 output reg [1:0] q // 2 bit 计数器输出 ); always @(posedge clk) begin if (!rst_n) begin q <= 2'b00; // 复位到 00 end else if (en) begin q <= q + 1'b1; // 使能时加 1 end // en=0 时没有任何分支，q 保持 end endmodule

这段代码有三处需要说明。第一，q 声明成 reg 类型，原因是它在 always 块里被赋值，reg 在这里表示“过程赋值”，不是“寄存器”的意思，很多初学者会在这里绕弯；组合逻辑如果放在 always 块里也要用 reg，但综合出来不一定是触发器。第二，复位分支写在最前面，而且用的是同步复位，复位信号不要求作为异步置位端接入触发器，这在布局布线后更容易满足时序收敛。第三，整个 always 块只由一个时钟触发，没有第二时钟，也没有在块内对 q 本身又做条件判断，这保证了描述是“单时钟域同步时序逻辑”，不会综合出锁存器。en=0 的分支刻意不写，这样 q 的行为就是保持，和前面激励表中状态保持的分支完全一致。

写完之后跑行为仿真，需要用测试平台给 clk、rst_n、en 提供激励。常见的做法是：先让复位拉低若干个时钟周期，确保初始状态落在 00；然后拉高复位，把 en 置 1，观察 q 在时钟上升沿按 00→01→10→11→00 循环；中途把 en 拉低一个周期，确认 q 保持。仿真波形里要核对的点有四个，按顺序检查：复位后的初始 q 是不是 00；en=1 时 q 是否只在时钟上升沿跳变；跳变顺序是否严格按模4循环；en=0 的那一拍 q 是否完全没动。这四个点全部符合，再对照课件里状态转移图的预期，才算真正把第四章的内容验证了一遍。

波形核对常见的一个问题是只看到 q 在变化就觉得“对了”，没有逐周期追踪跳转顺序。其实计数器这类周期循环电路，单看波形不容易察觉顺序错误，比如 00→01→10→11 和 00→10→01→11 看起来都是“每个状态都有变化”。所以核对时要把光标逐拍移动，拍一张 q 值的序列，和状态转移图上的编码顺序逐项比对。这个习惯在后面的状态机调试中会反复用到。

4. 时序电路新手翻车实录：四个高频坑的排查思路

时序逻辑的课件看着内容不多，实际做题和实验时踩的坑往往不在触发器功能表本身，而在功能表之外的地方——状态怎么编码、复位怎么给、时钟沿上发生了什么、仿真和实际芯片为什么表现不一样。这一章专门用来排查这些问题，每一条都按现象、原因、解决的顺序写，方便你直接对照自己的情况处理。

4.1 状态编码覆盖与漏标输入组合：图纸正确但电路乱跳

现象：手工推导的转移方程在仿真里出现了“两步跳变”或跳到状态表中不存在的编码，比如模4计数器波形里出现 00→11→01 这种顺序，甚至出现 q=10 后突然变成 q=00，但输入条件并没有触发复位。

原因：最典型的是画状态转移图时漏标了某些输入组合。比如设计一个带使能的计数器，只在 en=1 时标记了跳转箭头，en=0 时自环没画，但在填激励表时又给 en=0 分配合成结果，导致综合工具把未标注组合按无关项化简，产生了本不该有的跳转。另一个原因是多触发器状态机用了非独热编码，但状态编码没有穷举完整，像两位触发器有四种状态，你的状态转移图只定义了三种，剩下一个非法状态没有指定去向。仿真和芯片上电后可能落入这个非法状态，然后顺着默认逻辑跳到一个看似随机的状态。

解决：状态转移图画完后，先穷举“状态数 × 输入组合数”，逐格确认每个交叉点都有定义。用二进制编码时，如果状态数不是 2 的整数次幂，剩余编码必须全部标注“跳回初始状态”或者“进入错误处理状态”。比如四位触发器只有三个有效状态，就要把 100、101、110、111 全部画成跳回 000。写 Verilog 时，对应地在状态机的 default 分支里明确写跳转目标，不能依靠 else 隐含保持。default 不写，等效于告诉综合工具“这些状态不可能出现”，而实际芯片不这么认为。

4.2 仿真波形边缘有毛刺：组合逻辑输出加上触发器就成了动态问题

现象：行为仿真里波形看起来正常，但把同一段设计放到门级仿真或实验板上，输出信号在时钟沿附近出现很窄的毛刺，有些毛刺还会被后面的触发器采样进去，导致状态偶发抖动。

原因：毛刺发生在组合逻辑路径上。时序逻辑电路通常由触发器加组合逻辑构成，组合逻辑的各个输入从触发器输出端同时改变，但经过不同的门电路路径后到达时间有先有后，短暂地输出了不该出现的电平组合。这个短暂错误电平在触发器采样窗口内如果被采到，状态就错了。行为仿真里没有门延迟，组合逻辑被认为瞬时完成，所以看不到毛刺；门级仿真和真实芯片存在路径延迟，毛刺就暴露了。

解决：毛刺压缩的办法通常是增加输出寄存级，也就是让组合逻辑的输出再经过一级 D 触发器打拍输出，让信号只在时钟沿后稳定更新，这是最常用的做法。比较严格的场合还会查“时钟沿后输出翻转的建立保持时间”，确认后级触发器的采样窗口和毛刺位置错开。做实验板调试时，可以用示波器把时钟沿放大看毛刺宽度，一般几十纳秒级别的毛刺靠增加输出寄存就能压掉。注意不要用并联电容这种方式硬滤波，时序电路里滤波会直接拉慢信号上升沿，反而恶化建立时间。

4.3 非阻塞赋值与阻塞赋值混用：仿真结果和理论值对不上

现象：行为仿真里计数器状态乱跳，或者 q 的更新比预期晚了一拍，看起来像是状态转移表填错了，但反复核对状态方程又都对。

原因：这是 Verilog 里最典型的“看着对、跑不对”问题。always 块里如果同时用了阻塞赋值 = 和非阻塞赋值 <=，那么同一时钟沿上，某些变量会按阻塞方式立即更新，另一些要等块结束时才生效，导致块的执行顺序和硬件寄存器行为不一致。比如在时序逻辑的 always @(posedge clk) 块里写 q = q + 1，综合出来的硬件可能和你想象的寄存器更新行为存在偏差，尤其是有中间变量参与计算时，仿真行为会明显异常。

解决：一个工程习惯：时序逻辑块里一律用非阻塞赋值 <=，组合逻辑块里用阻塞赋值 =，两者严格分开。凡是 always @(posedge clk) 中的 reg 信号全部使用 <=，包括中间变量；凡是 always @(*) 的组合逻辑块使用 =。这个规则不是风格偏好，是硬件语义的约定：非阻塞赋值模拟的是“所有触发器在同一时刻采样旧值并同时更新”的行为，阻塞赋值模拟的是组合逻辑路径上的即时传递。出现仿真异常时，先全局搜索时钟触发的 always 块里有没有混用，这是最优先排查项。另一个相关的坑是同一个 reg 在多个 always 块里赋值，这在 Verilog 里会被视为多驱动，综合报错，行为仿真也可能给出错误值，写代码时保证每个 reg 只在唯一一个块里被赋值。

4.4 异步复位信号释放时机不当：系统偶尔工作、偶尔复位失败

现象：实验板上时序电路大多数时候工作正常，但偶尔上电复位后状态不在初始值，几个模块的计数器起始状态不一致，多跑几次又恢复正常。仿真时因为是理想激励，复位永远有效，问题复现不出来。

原因：异步复位的问题不在于复位“开始”的时机，而在于“结束”的时机。如果复位信号在时钟上升沿附近被释放（从有效电平变回无效电平），后级触发器的复位端和时钟输入同时发生变化，触发器可能进入亚稳态——它既没有完成复位，也没有正常采样，输出落在一个不确定的电平。复位释放时刻只要不在时钟沿附近，通常没问题；一旦每次复位释放时间相对时钟沿的位置变化，问题就成了间歇性的，非常难查。

解决：最稳妥的是在设计中把异步复位先同步化。常见做法是用两级触发器把外部复位信号在时钟域内打两拍，生成内部的同步复位，再把内部复位作为异步复位端使用。这样外部复位信号任意时刻变化，内部复位只会在时钟边沿后稳定改变，释放时机被限定在已知的时钟相位上。写代码时对应把复位信号先寄存两拍：

reg rst_n_sync1, rst_n_sync2; always @(posedge clk) begin rst_n_sync1 <= rst_n; // 第一拍采样外部复位 rst_n_sync2 <= rst_n_sync1; // 第二拍同步 end // 使用 rst_n_sync2 作为内部复位

这段代码里 rst_n 是外部输入的异步复位信号，低有效。rst_n_sync1 先采样一次，rst_n_sync2 再打一拍，目的是消除 rst_n 释放时离时钟沿太近导致的亚稳态。两级触发器是最小配置，时钟频率高或可靠性要求高的场合会加到三级，效果差别不大。同步后的复位如果还要同时接所有触发器的异步复位端，注意复位分配树上的延迟，不能在时钟沿附近出现复位释放和时钟到达的竞争。仿真理想要验证这个行为，可以故意把复位释放时刻设置在离时钟沿只有半个周期的地方，观察输出是否出现毛刺或不确定状态。

5. 从课件到工程：两种状态机的选型习惯与非法状态兜底

课件末尾一般会把时序电路上升到有限状态机，但到这里往往只讲定义和几种状态转移示例，很少告诉你怎么选。实际做工程时，同样的功能可以写成摩尔状态机或米利状态机，选哪一种，直接决定输出会不会出现毛刺、响应快一拍还是慢一拍。拿这个角度来回头看课件里的计数器例子：输出只取决于当前状态，不依赖输入，属于摩尔型；如果输出还和当前输入组合相关，就是米利型。

典型的选型习惯是这样：输出要求绝对稳定、不随输入抖动、并且能接受输出比输入晚一个时钟周期出现的，选摩尔。常见的状态机输出直接控制外部握手信号或数据通路使能时，用摩尔更省心，因为它不产生组合逻辑毛刺。米利的优势是响应快，输入变化的同一拍就能影响输出，适合流水控制里需要提前一拍准备信号的场合；代价是输出是组合逻辑产生的，输入信号上稍微有点毛刺就会直接透传到输出端，必须另外加输出寄存或保证输入信号本身干净。因此遇到对时序要求严格的设计，我一般默认先写摩尔，只有明确了要省掉一拍延迟才改用米利。

除了状态机类型，还有一个课件经常不讲的工程习惯：把非法状态全部拉回初始状态。设计里的状态寄存器通常有 2 的幂次个状态，有效状态可能只占一部分。翻转电路受到扰动、复位释放时采样异常，状态可能跳到非法编码。如果状态转移逻辑没有给非法编码安排跳转路径，电路就会卡在“不知道该去哪”的分支里，表现是不复位、不响应输入、时序乱。我习惯在状态转移的 case 语句里加 default 分支，把所有未覆盖编码统一赋成初始状态，并在这个分支附近加一个计数探针信号用于调试，方便在仿真里确认非法状态是否真的出现过。这个操作成本极低，但是能把“偶尔抽风”的那类问题直接杜绝。

另外一个值得养成的习惯是把状态转移表打印出来逐项对照仿真波形，而不是只看最终输出对不对。把“当前状态、输入、下一状态”列成表，仿真波形里每一拍都对一行，遇到对不上的那拍再去查激励和表达式。我见过太多人盯着波形猜问题，其实把状态表贴在屏幕边上，逐拍比对不到两轮，就能定位是输入给错还是转移方程写错。这个习惯也是我当年做课程设计时被一个小伙伴教会并且一直用到现在的，比任何调试技巧都省时间。希望帮到你。

本文还有配套的精品资源，点击获取