简介：面向硬件设计与嵌入式开发者的总线通信协议学习资料，聚焦 I2C 及其两个重要变体 SMBus 与 PMBus 的原理、特性与差异，帮助读者在器件选型、电路板布线与系统管理设计中理清三种协议的适用边界。内容从 I2C 的双向通信、多主控、7 位或 10 位寻址、上拉电阻与各速率等级讲起，梳理起始条件、地址帧、应答位到停止条件的完整通信流程，再延伸至 SMBus 的标准化命令集、CRC 校验与系统监控定位，以及 PMBus 在电源转换器控制、故障报告与配置灵活性上的专有功能，并对比三者在应用领域、功能特点与兼容性上的区别。资源包共 1 个 PDF 文件，约 2.58MB，篇幅紧凑、结构清晰，适合作为协议速查与入门梳理材料。已有 3622 人学习，可供硬件工程师、固件开发者及电子相关专业学生参考。
1. 两根线撑起一个系统：I2C 到底解决了什么别人没解决的问题
很多人第一次看 I2C 时序图会觉得这东西设计得“抠门”：只有 SDA 和 SCL 两根线，地址、数据、应答全挤在一条数据线上，连片选线都舍不得给。但恰恰是这种抠门，让它在板级总线通信里活了四十多年，还衍生出 SMBus 和 PMBus 两个专攻系统管理与电源管理的变体。搞懂 I2C 的底层机制，不只是为了会调一个传感器——你会看到一套“用最少引脚换取最大拓扑灵活性”的完整设计哲学，以及开漏输出、线与逻辑、时钟延展、多主仲裁这些机制是怎么互相咬合、彼此成就的。这篇就按“现象 → 机制 → 实现细节”的顺序，把 I2C Primer 和它的两个变体拆开讲透，让你下次面对总线挂死、ACK 丢失、上拉电阻选型这些血泪经验时，知道该往哪个方向查。
2. 开漏输出与线与逻辑：为什么 I2C 必须靠上拉电阻才能工作
2.1 开漏引脚如何把“拉低”变成一种总线协商机制
I2C 的电气基础不是推挽输出，而是开漏（open-drain）或开集（open-collector）。器件只能主动把线拉低，无法主动输出高电平；高电平靠外部上拉电阻 Rp 把线“被动”拉回 VDD。这个选择看起来是妥协，实际上是整个协议能成立的前提。
VDD │ Rp Rp │ │ ├── SDA ────┼──── 主器件开漏引脚 │ │ └── SCL ────┼──── 节点开漏引脚 │ GND（器件内部 NMOS 导通时拉低）当总线上任何一个器件把 SDA 拉低，整条线就是低电平；只有所有器件都释放（NMOS 关断），上拉电阻才能把线拉高。这就是“线与”（wired-AND）逻辑：低电平具有支配性。它带来两个直接好处——第一，多主器件同时发送时，谁拉低谁就“赢”，不需要额外的仲裁线；第二，任何器件都能通过拉低时钟线来暂停总线，这就是时钟延展的物理基础。常见的实现思路是：主器件在每个时钟高电平期间回读 SDA，如果自己释放了但读到低电平，说明有另一个主器件在同时发送且电平不同，立即退出——这就是仲裁。
上拉电阻的取值不是随便拍的。4700 Ω 是 5 V 系统里最常见的值，因为它要在“上升时间足够快”和“低电平时灌电流不超标”之间取平衡。总线电容越大，上升沿越慢，Rp 就得越小；但 Rp 太小，器件拉低时的灌电流又会超过规格。原文给出的参考是：屏蔽双绞线电容约 100 pF/m 到 240 pF/m，所以 100 kBaud 时总线长度约 1 米，10 kBaud 时可到 10 米。这个数字背后是 RC 时间常数与时钟频率的硬约束，不是经验玄学。
2.2 起始条件、重复起始与停止条件：用边沿而不是电平定义协议状态
I2C 没有独立的片选线，所有状态切换都编码在 SDA 和 SCL 的相对边沿关系里。起始条件（START）定义为：SCL 保持高电平时，SDA 从高切换到低。停止条件（STOP）相反：SCL 高电平时，SDA 从低切换到高。这两个定义的精妙之处在于，它们利用了“数据只在 SCL 低电平期间变化”的规则——正常数据位传输时，SDA 的变化必须发生在 SCL 低电平期间，所以 SCL 高电平期间 SDA 的任何跳变都只能被解释为控制信号。
重复起始（Repeated START）是在不发 STOP 的情况下再发一个 START，用于在不释放总线的前提下切换传输方向或切换目标。读操作的标准流程就是：START → 地址+写 → ACK → 寄存器地址 → ACK → Repeated START → 地址+读 → ACK → 读数据 → NACK → STOP。少了这个重复起始，主器件就得先 STOP 再 START，中间可能被其他主器件抢走总线。
/* 简化的 I2C 起始/停止条件生成（GPIO 模拟，仅示意时序逻辑） */ void i2c_start(void) { SDA_HIGH(); SCL_HIGH(); delay_half_bit(); SDA_LOW(); /* SCL 高时 SDA 下降 = START */ delay_half_bit(); SCL_LOW(); /* 进入数据传输阶段 */ } void i2c_repeated_start(void) { SDA_HIGH(); SCL_HIGH(); delay_half_bit(); SDA_LOW(); /* 与 START 相同，但不先发 STOP */ delay_half_bit(); SCL_LOW(); } void i2c_stop(void) { SDA_LOW(); SCL_HIGH(); delay_half_bit(); SDA_HIGH(); /* SCL 高时 SDA 上升 = STOP */ delay_half_bit(); }上面这段代码里，delay_half_bit()对应的是时序表里的 tSU(STA)、tHD(STA)、tSU(STO) 等参数。原文表 3 给出的符号体系里，tHD(STA) 是起始条件保持时间，tSU(STA) 是起始条件建立时间，tSU(STO) 是停止条件建立时间。这些参数在不同速率等级（100 kbps、400 kbps、3.4 Mbps、5 Mbps）下取值不同，主器件和节点都必须满足，否则会出现“看起来发了起始条件但节点没识别”的翻车现场。
2.3 地址帧、读写位与 ACK/NACK：没有片选线时如何精确点名
地址帧是 START 之后的第一个字节，7 位地址占高 7 位，最低位是读写位：0 表示写，1 表示读。原文的例子很直观：7 位地址 0x2D 加写位 0 得到 0x5A，加读位 1 得到 0x5B。总线上每个节点把自己的地址和收到的地址比较，匹配就拉低 SDA 一个时钟周期作为 ACK，不匹配就放任 SDA 保持高电平（NACK）。
这里有个容易被忽略的细节：ACK 是在第 9 个时钟脉冲期间拉低 SDA 产生的，而前 8 个脉冲传的是地址或数据。接收方必须在第 9 个脉冲的低电平期间把 SDA 拉低，发送方在高电平期间采样。如果发送方在第 9 个脉冲高电平期间读到 SDA 仍为高，就判定为 NACK。写操作中，主器件发完最后一个数据字节后，节点回 ACK；读操作中，主器件收完最后一个字节后主动回 NACK，告诉节点“不要再发了”，然后发 STOP。
7 位地址理论上 128 个，但 16 个被保留（0000 XXX 和 1111 XXX 两类），实际可用约 112 个。10 位地址扩展到 1024 个，但用得很少，因为大多数传感器和 EEPROM 用 7 位就够了。地址冲突是实际布板时最常见的坑之一：同一型号的多个传感器地址固定，只能靠地址引脚或 I2C 多路复用器解决。
3. 多主仲裁与时钟延展：总线冲突和速度不匹配怎么被协议层吃掉
3.1 仲裁为什么能做到“无数据损坏、无需重传”
多主 I2C 总线上，两个主器件可能同时检测到总线空闲并同时发起传输。I2C 的仲裁机制不是靠令牌或时间片，而是靠线与逻辑天然实现的“逐位比较”。每个主器件在发送每一位的同时回读 SDA：如果自己发送高电平（释放总线）但读到低电平，说明另一个主器件正在发送低电平，自己输掉仲裁，立即停止驱动 SDA 并退出。
这个机制的精妙之处在于：赢家完全感知不到有人竞争，它的传输没有任何中断；输家退出时总线状态仍然合法，因为赢家发送的位就是总线上实际呈现的位。原文特别指出，如果两个主器件恰好发送相同的逻辑电平，什么都不会发生，它们会继续并行发送直到出现第一个不同位。如果两个主器件请求同一个节点的数据，仲裁甚至不会发生——节点把数据输出到总线，两个主器件都能收到。
/* 仲裁丢失检测的示意逻辑：发送一位后回读比对 */ bool i2c_send_bit_with_arbitration(bool bit) { if (bit) { SDA_RELEASE(); /* 发送 1 = 释放总线，靠上拉拉高 */ } else { SDA_LOW(); /* 发送 0 = 主动拉低 */ } SCL_HIGH(); bool actual = SDA_READ(); /* 回读总线实际电平 */ SCL_LOW(); if (bit && !actual) { return false; /* 想发 1 却读到 0：仲裁丢失 */ } return true; }这段逻辑说明了一个关键点：仲裁丢失只可能发生在“想发 1”的时候，因为只有释放总线才可能被别人的低电平覆盖。想发 0 时自己已经把线拉低，别人拉不拉低都不影响读到 0，所以不会误判。这也是为什么 I2C 的仲裁是确定性的、不会损坏数据的。
3.2 时钟延展：节点如何合法地“按住”主器件的时钟
时钟延展（clock stretching）是 I2C 里最容易被低估的机制。主器件产生 SCL，但在 SCL 高电平期间，主器件必须回读 SCL 线——如果节点还把 SCL 拉低，主器件必须等待，直到节点释放。节点用这个机制告诉主器件：“我还没准备好，等我一下。”
原文举了两个典型场景：处理器件（微控制器）可能需要额外时间处理中断、接收和管理数据；而 EEPROM 这类简单器件不在内部处理数据，不需要时钟延展。这个区分很重要——不是所有节点都会延展时钟，但主器件必须无条件支持，否则遇到会延展的节点就会读错数据。
时钟延展对带宽的影响是实打实的。如果总线上多个器件频繁延展，共享总线的总带宽会显著下降。原文特别提醒：I2C 规范没有为时钟延展规定超时条件，任何器件都可以根据需要保持 SCL。这意味着一个挂死的节点可以把整条总线拖住——这是实际调试中最常见的“总线挂死”原因之一。SMBus 对此做了修正，后面会讲。
3.3 时序参数表怎么读：tLOW、tHIGH、tSU(DAT)、tHD(DAT) 分别约束什么
原文表 3 列出的时序符号不是摆设，每一个都对应一个物理约束。tLOW 是 SCL 低电平最短时间，tHIGH 是高电平最短时间，两者共同决定最大时钟频率。tSU(DAT) 是数据建立时间——SDA 必须在 SCL 上升沿之前稳定这么久；tHD(DAT) 是数据保持时间——SDA 在 SCL 下降沿之后还要保持这么久。tSU(STA)、tHD(STA)、tSU(STO) 分别约束起始和停止条件的边沿关系。
实际写驱动时，这些参数决定了位延迟循环该写多长。100 kbps 下一位是 10 μs，400 kbps 下是 2.5 μs，3.4 Mbps 下不到 300 ns。用 GPIO 模拟 I2C 时，如果延迟不够，tSU(DAT) 不满足，节点采样到的数据就是错的；如果延迟太长，速率上不去但至少不会错。我一般会先用示波器抓 SCL 和 SDA 的边沿关系，对照时序表逐项核对，而不是凭感觉调delay_us()。
4. SMBus 与 PMBus：在 I2C 物理层上叠出系统管理和电源管理的语义层
4.1 SMBus 为什么固定逻辑电平阈值、强制超时和 PEC
SMBus 和 I2C Primer 在物理层兼容，但设计目标不同：SMBus 面向计算机主板和嵌入式系统的参数监控（温度、电压、风扇），要求的是鲁棒性和可预测性，而不是最大灵活性。原文列出的几个差异都指向这个目标。
第一，SMBus 的逻辑电平阈值是固定的，不随器件电源电压成比例变化。这意味着 1.8 V、3.3 V、5 V 供电的器件可以挂在同一条 SMBus 上，主器件不需要为每个节点调整阈值。第二，SMBus 规定了最低时钟速度（10 kHz）和超时（约 35 ms），违反超时会导致所有 SMBus 器件复位 I/O 逻辑以允许总线重启。这个设计直接针对 I2C 时钟延展可能拖死总线的问题——SMBus 用超时给了总线一个“后悔药”。第三，PEC（Packet Error Code）在事务末尾加一个 CRC 字节，提高数据传输的可靠性。
SMBus 还有一个明确要求：器件每次收到自己的地址时，无论在做什么，都必须 ACK。目的是让主器件能准确判断总线上哪些器件处于活动状态。这个要求比 I2C 更严格，因为 I2C 允许器件在忙时不响应。另外 SMBus 有可选的 SMBALERT# 信号，节点可以用它快速通知主器件有故障或需要关注的信息，相当于给总线加了一条中断线。
4.2 PMBus 的命令语言：把“电压电流温度”变成可寻址的寄存器语义
PMBus 是在 SMBus 之上再叠一层协议层。原文说得很清楚：I2C 规范只描述物理层、时序和流控制，不描述消息格式和内容；SMBus 增加了消息格式和部分命令语义；PMBus 则是一个完整的电源管理协议，既说明比特字节怎么传，也定义了一套命令语言赋予这些字节意义。
PMBus 的典型命令包括设置和读取过压电平、输出电压、电流、温度等。它的寻址在冗余系统中用三个地址引脚（地址 2、地址 1、地址 0）设置最多 8 个位置，非冗余系统中电源器件地址固定为 B0h。硬件上，PMBus 器件应以 100 kbps SMBus 全速运行，并尽可能避免时钟延展，因为延展会拖慢总线。上拉电阻方面，电源内部的 SCL/SDA 只能用弱上拉，主要上拉由系统提供，可以接 3.3 V 或 5 V。
原文表 8 把 I2C Primer、SMBus（高功率和低功率）、PMBus 的信号、时序和电气规格做了汇总对比。从这张表能看出三者的定位差异：I2C Primer 追求通用和灵活，速率覆盖 100 kbps 到 5 Mbps，没有超时；SMBus 追求鲁棒和可管理，固定阈值、有超时、有 PEC、有 SMBALERT#；PMBus 追求电源语义的标准化，在 SMBus 基础上定义命令集和故障报告机制。
4.3 三者共挂一条总线时会发生什么
原文的结论是：I2C Primer、SMBus 和 PMBus 器件一般可以共享总线而不会出大问题。但这个“一般”有前提。I2C 器件如果不支持超时，在 SMBus 主器件看来可能表现为挂死；SMBus 的固定阈值和 I2C 的比例阈值混挂时，低电压 I2C 器件可能无法被正确识别；PMBus 器件如果频繁时钟延展，会拖慢整条 SMBus。实际布板时，我一般会把纯 I2C 器件和 SMBus/PMBus 器件分组，或者至少确认所有器件都满足最严格的时序和阈值要求，而不是假设“都是 I2C 所以肯定兼容”。
5. 避坑与排查：I2C 调试中最常见的五类翻车现场
5.1 现象：总线一直读到 0xFF 或 NACK，换器件也不行
原因通常是上拉电阻缺失或阻值过大。开漏输出没有上拉就无法产生高电平，主器件读回的全是低电平或浮空值。另一种可能是上拉接到了错误的电源轨，比如器件是 3.3 V 但上拉接到了 5 V，导致电平不匹配。解决方法是先用万用表量 SDA/SCL 在空闲时是否为 VDD，再对照器件数据手册确认上拉阻值和电源轨。4.7 kΩ 是 5 V 系统的常见值，3.3 V 系统可以适当减小到 2.2 kΩ 到 4.7 kΩ，具体看总线电容。
5.2 现象：单个器件能通，挂上第二个器件后随机出错
原因往往是总线电容超标或地址冲突。每增加一个器件，总线电容增加，上升沿变慢，tSU(DAT) 可能不再满足。解决方法是减小上拉电阻、缩短总线长度、降低速率，或者用 I2C 缓冲器/多路复用器隔离支路。地址冲突则表现为两个器件同时 ACK，主器件读到的数据是两者线与的结果，通常表现为固定错误值。排查时逐个断开器件，确认每个器件的地址是否唯一。
5.3 现象：读操作第一次成功，第二次开始 NACK
原因通常是读操作缺少重复起始条件，或者 STOP 后总线没有正确释放。读操作的标准流程是“写寄存器地址 → 重复起始 → 读地址 → 读数据 → NACK → STOP”，如果中间误发了 STOP，节点状态机可能回到空闲，后续读地址被当成新事务的地址帧，自然 NACK。解决方法是抓时序图确认重复起始的位置，以及最后一个字节后主器件是否回了 NACK 而不是 ACK。
5.4 现象：总线挂死，SCL 一直被拉低，主器件无法发起始条件
原因是某个节点在执行时钟延展后没有释放 SCL，可能是节点固件卡死或电源异常。I2C 没有超时机制，所以总线会一直挂住。解决方法是主器件在检测到 SCL 长时间低电平时，手动发送最多 9 个时钟脉冲（不经过正常 I2C 外设，用 GPIO 模拟），让节点把剩余位发完并释放总线，然后发 STOP。如果节点仍然不释放，只能复位节点电源。SMBus 的超时机制就是为这个问题设计的，所以混合总线时可以考虑给 I2C 段加超时监控。
5.5 现象：多主系统偶尔丢数据，但单主时完全正常
原因是仲裁丢失后主器件没有正确退出，或者两个主器件都以为自己赢了。排查时重点看仲裁丢失检测逻辑：发送 1 时回读是否为 0，如果是就应立即停止驱动并转为从机或等待。另一个常见原因是两个主器件的时序参数不一致，导致采样点偏移。解决方法是统一两个主器件的位延迟配置，并在固件里加仲裁丢失计数器，出现异常时打印计数而不是静默重试。
6. 从 I2C 到 SMBus 再到 PMBus：分层设计的取舍与验证思路
把这三个协议放在一起看，能看出一条清晰的分层思路：I2C 只定义物理层和最基本的帧结构，把消息语义留给上层；SMBus 在 I2C 物理层上补了超时、固定阈值、PEC 和告警线，把“可管理性”做进协议；PMBus 在 SMBus 上再补命令语言和故障报告，把“电源管理语义”标准化。每一层都在解决上一层留下的不确定性，但每一层也都付出了代价：SMBus 的固定阈值牺牲了低电压灵活性，超时机制牺牲了长延展的容忍度；PMBus 的命令集增加了协议复杂度，但换来了跨厂商的互操作性。
这种分层取舍在实际选型时很有指导意义。如果只是板内低速传感器读取，I2C Primer 足够，成本最低、灵活性最高；如果系统需要热插拔、故障告警和跨电压域监控，SMBus 的超时和 PEC 能省掉很多边界处理；如果是数字电源管理，PMBus 的命令集让不同厂商的电源模块可以用同一套驱动框架。反过来，如果强行用 I2C 去实现 SMBus 的鲁棒性要求，就得在软件层补超时、CRC 和告警轮询，复杂度不比直接用 SMBus 低。
验证一套 I2C/SMBus 实现是否可靠，我一般会走三步：先用示波器或逻辑分析仪抓一次完整事务，逐位对照时序表核对 tSU/tHD/tLOW/tHIGH；再用总线电容和上拉电阻计算最坏情况上升时间，确认留有余量；最后做异常注入——拔掉一个节点、短接 SDA 到地、让节点故意延展时钟，看主器件是否能超时恢复而不是挂死。这三步走完，基本能覆盖大部分现场翻车场景。
从那以后我每次画板子，只要总线上挂了超过三个器件，都会先把上拉电阻和总线电容算一遍，再决定速率和是否需要缓冲器，而不是等调试时对着 NACK 抓瞎。希望帮到你。
本文还有配套的精品资源，点击获取
