场效应晶体管全拆解：MOSFET与JFET原理、封装识别与实战电路

硬件电路笔记写到第 47 篇，前面四十多篇里，被问到最多的、也最容易在调试现场翻车的，基本都是场效应晶体管这一块。标题里带 MOS 的芯片谁都会用，但真正让你把 MOSFET、JFET 的栅极、沟道、体二极管这几件事想透，往往是在烧掉第一颗管子之后。这篇就把场效应晶体管（Field Effect Transistor，简称 FET）整个拆开讲：它靠电压控制电流这件事到底怎么落地，MOSFET 和 JFET 这两类器件的原理差在哪，DIP、贴片、大功率封装上的 G、D、S 到底怎么认，以及几个能直接抄到板子上的应用电路和实测参数。适合刚学完模电、准备第一次独立画电源或开关电路的朋友，也适合那些用了很多年 MOS 管、但一直靠经验试错、没系统梳理过的人，看完至少能在选型、算驱动电阻、排查发烫这三件事上少走弯路。

1. 先把“场控”这件事想明白：FET 的整体设计逻辑

1.1 从电流控制到电压控制的范式切换

双极型三极管（BJT）是电流控制器件，基极必须持续注入电流才能维持集电极电流，而且放大倍数 β 会随温度和工艺批次漂移，设计偏置点的时候要留很多裕量。场效应晶体管走的完全是另一条路：在栅极上加电压，在半导体内部建立电场，用电场去“捏”住沟道里载流子的多少，栅极本身几乎不抽取稳态电流。这个差别在课本上只有一句话，落到实际板子上却是三件事。

第一是驱动功耗。BJT 驱动一个 1A 的负载，基极可能要吃十几到几十毫安，长期的功耗全堆在驱动级上；MOSFET 只在栅极电容充放电的瞬间吃电流，稳态时栅极电流在纳安到微安量级，拿一个单片机 IO 口就能直接带动小功率管。第二是输入阻抗。JFET 的栅源之间是一个反偏的 PN 结，MOSFET 的栅极下面是一层二氧化硅绝缘层，输入阻抗能到 10 的 12 次方欧姆以上，这让它非常适合做高阻抗传感器、驻极体麦克风、离子室这类信号的前级。第三是热稳定性，这一点最容易被忽略，后面讲并联均流的时候会重点说。

理解了“电压控制”这四个字，你就明白为什么 MOSFET 的数据手册第一页永远在强调 Vgs(th)、Rds(on)@Vgs=10V 这类参数——因为它的一切行为都由栅源电压决定，而不是由你往栅极灌了多少电流决定。

1.2 MOSFET 和 JFET 不是一辈人：一张表看清分工

很多人把这两类器件混着记，其实它们的结构代际、控制极性、失效模式都不一样。JFET 是更早的结型器件，栅极是一个反型掺杂区，和沟道之间形成 PN 结；MOSFET 是金属—氧化物—半导体结构，栅极和沟道之间隔着一层绝缘的氧化层，属于“绝缘栅”。这个结构差异直接决定了它们的输入特性和脆弱程度。

这张表在实际选型时能省很多事。你要做一个 24V 继电器开关，看都不用看 JFET，直接去挑耐压 60V 以上、Rds(on) 几十毫欧的 N 沟道 MOSFET；你要做一个动圈话筒或者压电传感器的输入缓冲，去翻 JFET 的低噪声型号反而更合适，因为它的 1/f 噪声特性和高输入阻抗天生就配这类信号源。

1.3 “场（电压）效应”这四个字拆开看

标题里的括注其实点出了整个器件的核心：控制量是电压，而且是靠电场起作用。衡量这个“电压控制电流”能力强弱的参数叫跨导，符号 gm，单位是西门子（S）或者毫西门子（mS），定义是漏极电流变化量与栅源电压变化量之比。BJT 里对应的概念是 β，但两者性质完全不同：β 是电流放大倍数，gm 是电压到电流的转换率。

跨导不是个常数，它跟着工作点跑。以 MOSFET 的饱和区为例，Id 和 (Vgs − Vth) 的平方成正比，所以 gm 也正比于 (Vgs − Vth)，栅压给得越高，同样的电压扰动引起的电流变化越大。这就解释了一个常见现象：同一颗管子，用 3.3V 单片机直接驱动时软绵绵的，换成 10V 驱动就生猛很多，不是管子变了，是工作点挪到了跨导更高的位置。

2. MOSFET 的工作原理：从反型层到导通电阻

2.1 增强型 N 沟道 MOS 的四个工作区

拿最典型的 N 沟道增强型 MOSFET 来说，结构上是 P 型衬底上做了两个高浓度 N+ 区，分别引出源极 S 和漏极 D，栅极 G 覆盖在两个 N+ 区之间的氧化层上，衬底通常和源极短接（这就是为什么很多封装只有三个脚）。当 Vgs 小于阈值电压 Vth 时，栅下没有形成导电沟道，D 和 S 之间被两个背靠背的 PN 结隔开，只有极小的漏电流，这是截止区。

当 Vgs 超过 Vth，栅极正电压把 P 型衬底表面的少子电子吸引过来，形成一个很薄的 N 型反型层，也就是沟道。这时候如果 Vds 很小，沟道就像一个阻值受 Vgs 控制的可变电阻，Id 随 Vds 线性上升，这是可变电阻区，也叫线性区或者三极管区，开关电源里管子完全导通时就应该待在这个区。

随着 Vds 继续升高，靠近漏极那一端的沟道被“夹紧”了——因为漏极电位高，栅极和漏极之间的电势差变小，反型层在漏端变薄甚至消失，出现沟道夹断。再往上加 Vds，电流基本不再增加，器件进入饱和区，也叫恒流区。放大电路里做恒流源、做电流镜就工作在这里。

第四个区是击穿区，Vds 超过额定值后雪崩击穿，电流急剧上升。实际使用中还有一个“隐藏区域”，就是 Vgs 不够高但又带着大电流，管子卡在线性区和饱和区之间，这时候 Rds 没降到最低，功耗全堆在自己身上，这是烧管的第一大原因，后面还会反复提。

2.2 体二极管、寄生电容与米勒平台

实际的三极管符号旁边总画着一个反向的二极管，那不是外接的，是结构自带的寄生体二极管。N 沟道 MOSFET 的体二极管阳极在源极、阴极在漏极，所以它能反向导通。这一条在桥式电路里非常关键：半桥的下管如果体二极管反向恢复特性差，上管开通瞬间就会有一个尖峰电流灌进来，轻则损耗上升，重则直接击穿。

比体二极管更影响开关性能的是寄生电容。栅源电容 Ciss、栅漏电容 Crss、漏源电容 Coss，数据手册里这几个数会直接决定你的驱动能力够不够。其中栅漏电容 Cgd 因为跨接在输入输出之间，被叫做米勒电容，它是开关速度的头号限制因素。

具体表现是米勒平台。你给栅极串一个电阻充电，Vgs 从 0 往上升，到 Vth 之后电流开始建立、Vds 开始下降，这时候栅极电荷被 Cgd 抽走一部分，Vgs 的上升曲线会在一段时间里保持水平，形成一个平台。平台期间管子同时承受高电压和电流，是开关损耗最集中的区域。实测时如果你在示波器上看 Vgs 波形，一个漂亮的平台说明开关过程很正常，完全没有平台反而要小心，可能管子已经在振荡了。

2.3 阈值电压、跨导与导通电阻三者的取舍

选管的时候有三个参数总是在打架：Vgs(th)、Rds(on) 和 Qg。

Vgs(th) 低，意味着 3.3V 或者 5V 的逻辑电平就能把它打开，适合单片机的场合，但阈值低也意味着抗干扰能力差，栅极上一点耦合噪声就可能让它误导通。Rds(on) 低，意味着导通损耗小，但通常要靠更大的芯片面积换来，代价是栅极电荷 Qg 变大，开关损耗上升，驱动电路也要更有劲。Qg 小，开关快，适合高频，但往往 Rds(on) 会牺牲一些。

这里有个常见的误判：很多人只看数据手册首页那个 Rds(on)，比如标称 20mΩ，然后按 P=I²R 算发热，感觉挺安全。但那个数通常是在 Vgs=10V、Tj=25℃ 的条件下测的。真实情况是 Vgs 只有 4.5V 时 Rds(on) 可能要翻一倍，结温升到 100℃ 时再涨 1.5 倍左右（MOSFET 的 Rds(on) 是正温度系数）。20mΩ 可能实际变成 60mΩ，发热瞬间三倍。所以老手算发热永远拿最恶劣条件的那条曲线，而不是首页那个漂亮的数字。

3. JFET 的工作原理：天生导通的耗尽型器件

3.1 PN 结栅的控制逻辑

JFET 的结构比 MOSFET 简单得多，一条 N 型（或 P 型）半导体作为沟道，两端分别引出漏极和源极，沟道两侧做一个高浓度的 P+ 区作为栅极，形成两个 PN 结。注意这里没有绝缘层，栅极和沟道是直接形成结的。

正常工作时，栅极相对源极加负电压，让那个 PN 结处于反偏状态。反偏电压越大，PN 结的耗尽层就越宽，从两侧往沟道中间挤，可导电的沟道截面积越来越窄，电阻越来越大，电流就小了。当反偏电压大到耗尽层把整条沟道完全“夹断”，电流就归零，这个电压叫夹断电压 Vgs(off)，也有手册写成 Vp。

这个控制方式是纯粹的“耗尽型”：Vgs=0 时沟道是全开的，器件默认导通，要靠负电压才能关断。这一点和增强型 MOSFET 完全相反，也是初学者最容易搞混的地方——JFET 没法用“加电压导通”的思维去理解，它天生就通。

3.2 夹断电压与转移特性曲线

JFET 的转移特性非常规整，在饱和区可以用一条平方律公式描述：Id = Idss × (1 − Vgs / Vgs(off))²。其中 Idss 是 Vgs=0、Vds 足够大时的饱和漏电流，Vgs(off) 是夹断电压（负值）。

举个实际算例。手上有一颗 N 沟道 JFET，手册给出 Idss 在 2～10mA 之间，Vgs(off) 在 −1～−4V 之间。注意这两个参数都是范围，同一型号不同批次能差一倍以上，这是 JFET 最让人头疼的地方，做量产电路必须留足裕量，或者干脆加个可调电阻。

如果按典型值 Idss=6mA、Vgs(off)=−2.5V 来算，想要把静态电流设在 1.5mA，那么 1.5 = 6 × (1 − Vgs/(−2.5))²，解出来 (1 − Vgs/(−2.5))² = 0.25，开方得 1 − Vgs/(−2.5) = 0.5，Vgs = −1.25V。如果在源极串一个电阻 Rs 做自偏置、栅极接地，那么 Vgs = −Id × Rs，Rs = 1.25 / 1.5mA ≈ 833Ω，取 820Ω 标称值即可。

这套自偏置结构非常经典：源极一个电阻、栅极直接接地，电路就自己稳定在一个工作点上，不需要额外的偏置电源。它的稳定原理是负反馈——如果电流偏大，Rs 上的压降变大，Vgs 更负，电流又降回来。这种朴素的自稳定特性，是很多分立 JFET 电路能用几十年不调的原因。

3.3 JFET 今天还在哪些地方活着

现在打开任何一块主板,满眼都是 MOSFET，JFET 好像消失了。其实没有，只是退到了几个它无可替代的角落。

第一个是低噪声前级。音频领域里，动圈话筒、唱头、压电拾音器这类信号源内阻高、信号弱，需要极高的输入阻抗和极低的噪声。JFET 的噪声系数在低频段表现优异，而且没有 MOSFET 那种栅氧化层带来的 1/f 噪声尖峰，所以高端前置放大器的第一级常常还是 JFET 或者 JFET 输入运放。

第二个是恒流源。一颗 JFET 加一个源极电阻就是一个几毫安到几十毫安的恒流源，结构简单到不能再简单，温漂也还能接受，LED 驱动、运放偏置、稳压管的限流都会用。

第三个是模拟开关与信号切换。很多模拟多路开关芯片内部用的是 JFET 或者 CMOS 传输门，因为它在信号幅度范围内导通电阻线性度好，不会像 BJT 那样引入直流失调。

第四个是高压小电流场合。某些 JFET 的耐压能到几百伏，而且输入阻抗高、驱动简单，在一些高压信号采样和静电检测的前端还能见到。

4. 管脚定义与封装识别：G、D、S 焊反的代价

4.1 MOSFET 的四端与常见封装引脚排列

MOSFET 在原理上是四端器件：栅极 G、漏极 D、源极 S、衬底 B。但绝大多数分立封装里，衬底已经在内部和源极连在一起了，所以对外只有三个脚。有些大功率模块会单独引出衬底或者开尔文源极，那是为了高频下把驱动回路和功率回路分开，属于进阶用法。

引脚排列这件事，绝对不能靠记忆，必须查手册。但有一些行业里高度一致的惯例可以先建立印象：

表里最需要警惕的是 TO-92 和 SOT-23。TO-92 的 MOSFET 和 JFET 引脚排列经常互换，同一个封装换个型号就可能转 180 度。SOT-23 更麻烦，同样叫 SOT-23，有的厂是 G-S-D，有的是 G-D-S，丝印上还往往只有一个字母代码，不查手册根本无从判断。

散热片连着漏极这件事，在实际装配时是重大隐患。TO-220 的金属背板和中间的漏极是导通的，如果你把几个管子拧在同一个散热器上，散热器就把所有漏极短接在一起了。在半桥或者全桥电路里，这意味着上下管的漏极被强行连在一起，上电瞬间就是短路。正确做法是每个管子之间加绝缘垫片和绝缘粒，或者选全塑封的绝缘型封装。

4.2 JFET 的三端与对称沟道的坑

JFET 只有三个端：栅极 G、漏极 D、源极 S。麻烦在于，从结构上看，很多 JFET 的漏极和源极是完全对称的——同一条沟道两端，谁接高电位谁就是漏极。这在某些型号上确实成立，数据手册会注明“D 和 S 可互换”。但另一些型号在工艺上做了不对称设计来优化噪声或者击穿电压，这时候接反了虽然还能工作，性能会明显下降。

常见的小信号 JFET 引脚排列在 TO-92 封装下有 D-G-S 的，也有 S-D-G 的，国内外不同厂家的惯例还不一样。我以前带过一个学弟，自己焊了一块前级板，声音一直很小而且发闷，查了两天电路，最后发现是 JFET 的栅极和漏极焊反了——因为那个封装看起来“中间是源极”很符合直觉，结果手册上中间是栅极。

还有一点必须强调：JFET 的栅极绝对不能在正偏状态下工作。一旦 Vgs 变成正值而且超过约 0.6V，那个 PN 结就正向导通了，栅极会灌入电流，输入阻抗瞬间从 10 的 9 次方欧姆掉到几百欧姆，同时可能烧掉栅极。设计时要么确保信号摆幅不超过反偏范围，要么在栅极串一个限流电阻、加两个反向并联的钳位二极管做保护。

4.3 用万用表五分钟确认引脚

在没有任何资料、只有一颗散装管子的情况下，用数字万用表的二极管档可以把引脚基本判定出来，这个方法我在现场用过无数次，很稳。

对 N 沟道 MOSFET：先把万用表打到二极管档。体二极管的方向是源极为阳极、漏极为阴极。任意两两测量，找到一次显示 0.4～0.7V 左右压降的组合，此时红表笔接的那只脚是源极 S，黑表笔接的是漏极 D。剩下的那只脚就是栅极 G。如果测出来是无穷大或者几伏以上，说明表笔方向反了，换过来再测。

对 N 沟道 JFET：栅极和沟道之间是一个 PN 结。用二极管档，红笔接栅极、黑笔分别接另外两只脚，应该都能测到一个 0.6V 左右的正向压降；反过来测则是无穷大。能同时和两只脚都测出正向结压降的那只脚，就是栅极。剩下两只就是 D 和 S，具体哪个是哪个，看手册或者看哪只脚和栅极的结电容更小（一般源极一侧结面积大）。

注意：测量时手指不要同时捏住两只表笔的金属部分，人体电阻会干扰读数，尤其是高阻态判断的时候，很容易误判成“漏电”。

5. 三个能直接抄的应用电路

5.1 低边开关：最保险的第一块电路

低边开关就是 N 沟道 MOSFET 串在负载和地之间，源极直接接地，负载接在电源正极和漏极之间。这是最推荐的入门电路，原因有三个：N 沟道管子便宜、Rds(on) 低、栅极驱动参考点是地，用单片机 IO 直接推就行，不需要额外的电平转换。

具体参数这样定。假设负载是一个 12V、1A 的继电器线圈，选用一颗耐压 60V、Rds(on) 在 Vgs=4.5V 时约 50mΩ 的 N 沟道 MOS。栅极串一个 100Ω 电阻限制充电峰值电流，栅源之间并一个 10kΩ 下拉电阻，保证单片机复位或者 IO 悬空时管子可靠关断。

栅极电阻怎么算？假设单片机 IO 是 3.3V，栅极总电荷 Qg 约 5nC。峰值充电电流 Ipk ≈ 3.3V / 100Ω = 33mA，这个电流对大多数 IO 口都是安全的（一般 IO 灌拉电流能力在 20～50mA）。开通时间粗略估算为 Qg / Ipk ≈ 5nC / 33mA ≈ 150ns，对继电器这种毫秒级的负载绰绰有余。如果换成 PWM 调速的电机，就需要把这个时间压到几百纳秒以内，栅极电阻要降到 10～22Ω，同时确认单片机 IO 能扛住峰值电流，扛不住就加一级三极管或者专用驱动芯片。

下拉电阻为什么是 10k 而不是 1M？因为 1M 的阻值太大，栅极上一点耦合电荷就能让 Vgs 抬到阈值以上造成误导通；但阻值太小又会在 PWM 工作时白白消耗驱动功率。10k 到 100k 是个经验区间，开关频率越高，取值越小。

还有一个容易忽略的细节：感性负载（继电器线圈、电磁阀、直流电机）关断时会产生反向尖峰，必须在负载两端并一个续流二极管，阴极接电源正极。这个二极管不能用普通的 1N4148 凑合，要选反向恢复快的肖特基或者快恢复管，否则尖峰会被体二极管引导到电源轨上，冲击整块板子。

5.2 高边开关与 P 沟道 MOS 的防反接

高边开关是把管子放在电源和负载之间，源极接电源，负载接漏极。好处是负载的负极可以接地，方便和整机共地，也避免了低边开关断开后负载上仍然挂着电位的安全隐患。但高边开关有个天然的麻烦：N 沟道 MOS 要导通，Vgs 必须比源极电位高，而源极已经接在电源上了，你就需要一个比电源还高的电压，也就是自举电路或者电荷泵。

所以小电流场合通常直接用 P 沟道 MOS 做高边开关。P 沟道管在 Vgs 为负（栅极低于源极）时导通，源极接电源正极，栅极通过一个电阻拉低到地就能开通，非常直观。但要注意两点：一是 P 沟道管的 Rds(on) 通常比同规格的 N 沟道差 2～3 倍，因为空穴迁移率低；二是栅极驱动电压不能超过管子的 Vgs 极限，24V 系统里如果直接把栅极拉到地，Vgs 就是 −24V，超过 ±20V 的限制，必须加一个分压或者稳压管钳位。

P 沟道 MOS 另一个高频应用是防反接保护。传统做法是电源串一个肖特基二极管，简单但有一个固定压降，1A 电流下就白白损失 0.4W。换成 P 沟道 MOS 之后，源极接电池正极、漏极接负载、栅极通过电阻接地，正常接线时管子导通，压降只有 I × Rds(on)，几毫欧的管子几乎不发热。电池接反时，体二极管反向截止，栅极电位相对源极变成正的，管子关死，负载得到保护。

提示：防反接电路里栅极电阻和稳压管的取值要考虑最高输入电压，比如 24V 系统要按 30V 以上来算钳位，而且要在栅源之间并一个电阻保证无输入时管子不误导通。

5.3 JFET 恒流源与音频缓冲

JFET 最经典的两个电路，一个是恒流源，一个是源极跟随器缓冲。

恒流源就是前面算过的自偏置结构：栅极接地，源极串电阻 Rs 到地，漏极接负载。电流由 Idss、Vgs(off) 和 Rs 共同决定。以典型值 Idss=6mA、Vgs(off)=−2.5V 为例，取 Rs=820Ω 得到约 1.5mA。这个电流源的特点是：只要负载上的压降不超过电源电压减去夹断所需的余量，电流就基本恒定；温度升高时 Idss 会略微上升，但 gm 下降，两者部分抵消，实测温漂在几百 ppm 量级，做 LED 恒流和基准偏置完全够用。

音频缓冲就是源极跟随器，输入信号接栅极，输出从源极取，漏极接正电源。电压增益略小于 1（因为 gm 有限，等效增益是 gm×Rs/(1+gm×Rs)），但输入阻抗极高、输出阻抗低，非常适合做阻抗变换。栅极需要一个对地的偏置电阻，把栅极电位定在 0V 附近，源极自然就落在正电压上，形成反偏。这个电阻可以取 1M～10M，越大输入阻抗越高，但太大又容易受潮气和漏电影响，1M 是个稳妥的中间值。

实际布线时，JFET 的栅极走线要尽量短，最好用屏蔽线或者保护环，因为那么高的输入阻抗，一点点表面漏电就能把信号带偏。我在一块传感器板上就吃过这个亏，输入阻抗设计成 10M，结果板子受潮之后输出一直飘，后来在栅极周围加了一圈接地保护环，并且在 PCB 上开了阻焊槽切断漏电路径，问题才解决。

5.4 栅极驱动电阻与开关损耗的实测算账

这一节讲点能算的干货。假设做一个 50kHz 的 PWM 调速，母线 24V，负载电流 5A，选用的 N 沟道 MOS 参数为：Qg=20nC，Qgd=6nC，Ciss=1200pF，Rds(on)=20mΩ。

先算栅极驱动的平均功率：Pgate = Qg × Vgs × f = 20nC × 10V × 50kHz = 10mW。很小，可以忽略。

再算开关损耗。开通和关断时间主要由米勒电荷决定，粗略估算 t = Qgd / Ig。如果驱动电阻取 10Ω、驱动电压 10V，栅极平均电流 Ig ≈ 1A（实际是一条充电曲线，取峰值的一半更合理，约 0.5A），则 t ≈ 6nC / 0.5A = 12ns。考虑到实际波形有拖尾，取 30ns。

开关损耗 Psw = 0.5 × Vds × Id × (tr + tf) × f = 0.5 × 24V × 5A × 60ns × 50kHz ≈ 0.18W。而导通损耗 Pcond = I² × Rds(on) × 占空比 = 25 × 0.02 × 0.5 = 0.25W。两者加起来 0.43W，一颗 SOT-23 封装肯定扛不住，得换 DPAK 或者 TO-252。

这里能看出一个反直觉的结论：在 50kHz 这个频率下，开关损耗其实和导通损耗是一个量级的。很多人做设计只盯着 Rds(on) 挑管子，选了 Rds(on) 更低的型号，结果 Qg 也跟着变大，开关损耗反而上升，总损耗没降。所以选型时要看的是“在这个开关频率下的总损耗”，而不是单一参数。

栅极电阻的取值就是在这两者之间找平衡：阻值大，开关慢，开关损耗高，但 EMI 好、振铃小；阻值小，开关快，损耗低，但容易激起栅极振荡。经验做法是先按数据手册推荐值起步（通常 10～22Ω），然后用示波器看 Vgs 和 Vds 波形，如果关断时 Vds 上有明显的振铃尖峰，就适当加大电阻或者在栅极串一颗铁氧体磁珠。

6. 常见问题与排查实录

6.1 发烫、炸管、误导通的速查表

现场遇到的 MOSFET 故障，八成落在下面这几类。整理成表格，出问题的时候可以直接对着查。

表里“Vgs 驱动不足”这一条值得单独说。很多人用 3.3V 单片机直驱一颗标称 Vgs(th)=2V 的管子，觉得“超过阈值就能开”，实际上 Vgs(th) 只是电流开始流动的门槛（通常定义为 Id=250μA），要让管子完全导通、Rds(on) 降到标称值，Vgs 往往需要 4.5V 甚至 10V。3.3V 驱动下管子可能卡在半开状态，Rds(on) 是标称值的十倍，5A 电流下功耗就是 5W，一颗 TO-220 都能烧红。解决办法是换低阈值管（手册上会标 Rds(on)@Vgs=2.5V 或 4.5V），或者加一级电平转换/专用驱动。

6.2 示波器上该看哪几条波形

调试开关电路，只看万用表是不够的，必须上示波器，而且要同时看三条波形：Vgs、Vds、Id（用电流探头或者采样电阻）。

看 Vgs，重点看三件事：峰值有没有超过 ±20V（超过就是栅极过压，早晚击穿）、有没有米勒平台（有平台说明开关过程正常）、关断后有没有振荡（有振荡说明栅极回路的寄生电感在作怪，要缩短走线或者加磁珠）。

看 Vds，重点看关断瞬间的尖峰。理论上关断时 Vds 会升到母线电压，但实际因为走线电感的存在，会有一个 L×di/dt 的过冲。如果这个尖峰超过了管子额定 Vds 的 80%，就必须处理：缩短功率回路、加大栅极关断电阻减缓 di/dt、加 RC 吸收或者 TVS 钳位。

看 Id，重点看上升沿有没有台阶或者双峰。有台阶，往往说明管子先进入饱和区再退回线性区，是驱动能力不足的表现。

探头使用上有个小技巧：测 Vgs 一定要用差分探头或者把探头的接地弹簧拔掉、用最短的接地夹，因为普通探头的长地线本身就是一个天线，测出来的波形上全是开关噪声，很容易误判成电路真的在振荡。

6.3 静电、焊接与选型上的避坑清单

最后这一节全是踩过的坑，写下来给后来人省点钱。

静电这件事，说一百遍都不算多。MOSFET 的栅氧化层厚度只有几十纳米，人体走两步积累的静电就有几千伏，摸一下栅极就击穿了，而且击穿之后往往表现为“还能用但漏电变大”，非常隐蔽。手工焊接时，烙铁必须可靠接地，工作台铺防静电垫，芯片放在防静电袋里，不要随手扔在桌上。焊接顺序上，先焊源极和漏极，最后焊栅极，减少栅极悬空的时间。

焊接温度也要注意。无铅工艺回流温度 260℃，手工烙铁 350℃ 以内，单脚焊接时间不超过 3 秒。有些小封装的管子引脚很细，长时间加热会让内部键合线疲劳，表现为时好时坏，非常难查。

选型上有几个容易忽略的指标。一是 Vds 耐压要留 20%～30% 的裕量，24V 系统至少选 40V 以上，感性负载建议 60V。二是 Id 额定值通常在 Tc=25℃ 下给出，实际封装的热阻决定了它根本跑不到那个电流，要看的是“封装功耗上限”而不是“芯片电流上限”。三是注意有没有雪崩额定（EAS 参数），做电机和继电器驱动时，有雪崩额定的管子抗冲击能力明显更强。

还有个小细节：同一型号不同厂家的管子，参数可能差得很远，尤其是 Vgs(th) 的分布范围。量产电路如果对阈值敏感，要么选分布范围窄的型号，要么在电路上做成自适应的（比如用恒流源驱动栅极），不要指望“反正都是这个型号，应该一样”。

我个人在实际操作中的体会是，场效应管的所有坑，几乎都能回溯到“工作点”这三个字上——Vgs 是不是够高、Vds 是不是在安全范围、结温是不是算过。把数据手册里的那几条曲线真正看懂，比背一百个电路图管用。下次再遇到一颗莫名其妙的发热管子，先别急着换型号，把示波器接上去，看三条波形，答案基本就在里面。