Magnum测试机配置到引脚全解：资源核算与PE/APG易错点-开发者社区

简介：围绕 Magnum 2 测试机手册第 101～150 页整理的专题文档，面向半导体测试设备工程师、ATE 维护与培训人员，用于快速查阅系统架构、配置差异和通道逻辑。内容覆盖 Magnum 2 系统概述、PV/SV/SS/GV 配置、现场装配板与 PE 子站点架构，并逐项说明 APG 控制器、地址与数据生成、JAM 逻辑、DBM/LVM/SVM/ECR、I2C 及 SPI/GPIO 等模块的作用与关联。压缩包内共 1 个 docx 文件，约 683KB，便于本地检索和现场查阅。已有 478 人学习，适合需要理解多站点并行测试结构、定位硬件模块功能或补充设备培训资料的相关人员参考。

1. 一张地图：从配置到引脚，整段笔记的主线

翻 magnum 测试机手册 101-150 这一段，最常见的错觉是把它当器件手册读。它实际回答的是：一台机怎么把测试程序变成 128 根引脚上的电平和一次 PASS/FAIL。梳理下来只有一条主线：配置决定规模，PV、SV、SSV、GV 四种底盘组合把引脚从 128 铺到 5120；现场装配板决定资源怎么分，一块板 64 个功能通道、8 组 DPS、16 路高压、8 个 PMU、8 套直流测量；PE 决定电平怎么打出去、怎么收回来、错误怎么记；APG 和 DBM、LVM、SVM、ECR 决定模式数据从哪来、错在哪一拍。适合两类人：正在写测试程序、要算清站点资源够不够的；以及接手新机台、需要一张能复习的地图的人。

2. 配置与站点架构：PV、SV、SSV、GV 的引脚账怎么算

2.1 四种配置的规模上限

配置表最容易背混，因为它不是四个并列的型号，而是逐级翻倍的四档规模。把底盘数、板数、引脚数、电源数放一起看，规律立刻出来：

| 配置 | 底盘数 | 现场装配板 | 数字引脚 | DPS | PMU | HV | | PV | 1 | 1~5 | 128~640 | 8~40 | 8~40 | 16~80 | | SV | 2 | 最多 10 | 最多 1280 | 80 | 80 | 160 | | SSV | 4 | 最多 20 | 最多 2560 | 160 | 160 | 320 | | GV | 8 | 最多 40 | 最多 5120 | 320 | 320 | 640 |

换算关系只有三条：引脚数 = 板数 × 128，DPS 数 = 板数 × 8，HV 数 = 板数 × 16，PMU 数 = 板数 × 8。按通道视角看同一组数：每板 64 个功能测试通道，A 子站点 64 引脚、B 子站点 64 引脚，合计 128；PV 满配 5 块板是 640 通道、A/B 各 320 引脚、5 个站点控制器，SV 是 1280 / 640 / 640 / 10，SSV 是 2560 / 1280 / 1280 / 20，GV 是 5120 / 2560 / 2560 / 40。算资源时别只看引脚，DPS 和 HV 往往先见底——一个需要 12 路高压的 DUT，一块板只能塞一个多，40 块板的 GV 也就 640 路。

PV 写成区间、其余写成上限，是因为只有 PV 是单底盘可插 1~5 块板按需扩，往上一级就是底盘数翻倍。这种设计的目标写在架构描述里：多个 DUT 并行测试，靠共享定时、格式化和测试模式硬件来压低整机成本。所以容量涨的不是"每根引脚更聪明"，而是"同样的硬件复制更多份"。理解这一点，后面 EBM、CPI 这类"买独立性"的选件为什么存在就顺了。

2.2 一块现场装配板的资源账本

一块板上的资源可以按"谁服务谁"排成一张账本，比死记数量有用：

DPS 这一栏是最容易算错的地方：软件里 8 个 DPS 用 A/B 前缀识别，每只又有两个输出，后缀再分 a/b，于是 a_dps1a、a_dps1b、b_dps1a、b_dps1b 这样排下去，一块板实际能给出 16 个 DPS 输出。两个输出可以在测试模式控制下做 VBump 产生两个电压电平，也可以完全独立——后者才是"16 个 DPS"的用法。写程序前先确认自己要的是一路双电平还是一路独立源，两种情况引脚映射写法不一样。

2.3 子站点 A/B 与引脚配对：64 通道怎么控 128 引脚

每块板 128 根引脚，一半叫子站点 A（a_1…a_64），一半叫子站点 B（b_1…b_64），按序号配对：a_1 对 b_1，a_13 对 b_13。功能测试执行时，一对引脚默认接收相同的驱动器、频闪和 I/O 信号，这就是 64 个通道能管 128 根引脚的原因。想拆开这对，有两条路，代价不同：EBM（扩展缓冲区内存）让每一对引脚拿到各自不同的模式数据，并支持频闪掩模；CPI（复制引脚独立）再往前一步，让每根引脚拿到独立的模式数据和/或定时。

配对不等于"两根引脚完全一样"。所有 128 根引脚都有独立的驱动电平 VIL/VIH、频闪电平 VOL/VOH、终端电压 VTT、有源负载与终端电压 VZ、驱动过冲电压 VIHH，也都有独立的每引脚 PTU。每对引脚里的两根还各有独立的定时去偏电路，用来纠正引脚间信号路径差异、保住定时精度。一对引脚也不是必须一起干功能测试：一根跑功能时，另一根可以拿去做纯 DC 用途。

提示：驱动模式是按引脚对独立配置的，同一块板上不同引脚对可以跑不同模式。排查"为什么这对引脚行为怪"时，先看这对的模式，再看全板设置。

3. PE：五状态、四模式与两套钳位

3.1 驱动器五种状态：先查表和摆幅上限

PE 驱动器在功能测试期间产生每引脚的数字交流驱动信号，状态只有五种，参数背下来能省很多翻页：

| 驱动状态 | 范围 | 分辨率 | 终端 | 编程函数 | | 功能驱动高（VIH） | -1.5V ~ +6.5V | 500uV | 50Ω | vih() | | 功能驱动低（VIL） | -1.5V ~ +6.5V | 500uV | 50Ω | vil() | | 第三电平（VIHH） | 0V ~ +12.5V | 1mV | 无 | vihh() | | 三态 + 二极管桥负载 | -1.5V ~ +6.5V；0~10mA | 500uV / 500nA | 二极管桥 | vz()、iol()、ioh() | | 三态 + VTT 终端 | -1.5V ~ +6.5V | 500uV | 50Ω | vtt() |

表里有个硬约束：功能驱动高低的动态摆幅 VIH - VIL 不得超过 5.0V。做 5V 摆幅的器件时看着很宽裕，一旦某条测试想拉到 1.0V/6.0V 就超了，报错往往不指这里，得自己回查。

3.2 四种驱动模式的合法组合

状态是"能打到什么电平"，模式是"哪些状态在本轮合法"。四种模式的组合关系如下：

| 模式 | VIHH | VTT | 二极管桥负载 | 一句话记法 | | Vz | 可用 | 可用 | 可用 | 三态指令直接开桥 | | Vihh | 可用 | 不可用 | 不可用 | 只管第三电平 | | Vtt | 可用 | 可用 | 不可用 | 三态时启 VTT，VIHH 优先 | | Dclk | 可用 | 不可用 | 不可用 | 双时钟，只驱动不可三态 |

读的时候按模式名记比按列记快：Vz 管桥、Vtt 管 VTT 终端、Vihh 只管第三电平、Dclk 是特殊仅驱动模式。几条互斥关系要当铁律：Vihh 模式下不能在引脚上启用 VTT 电平，也不能启用二极管桥负载；VIHH 电压只能在 Vihh 模式下启用；Dclk 模式下的引脚被设为仅驱动，忽略各种三态信号和 VIHH 信号，此时给 VZ、VTT、VIHH 电压源编程没有任何影响。

初始状态是坑：程序加载期间 PE 驱动模式被设成 Vz 模式，而且系统软件不会替你改。于是默认所有引脚在三态、桥负载打开。切换要用 pe_driver_mode_set()，回读用 pe_driver_mode_get()。写初始化时把模式显式设一遍，别指望继承上一次跑的值。

# 上电后先回读模式，别假设还是上次那个 mode = pe_driver_mode_get(pin="a_01") # 默认加载后通常是 "vz" pe_driver_mode_set(pin="a_01", mode="vtt") # 需要 VTT 终端才切 vtt # 二极管桥负载只在 Vz 模式下生效，IOL/IOH 为 0 等于关闭 if mode == "vz": vz_set(pin="a_01", value=1.5) # 换向电压，范围 -1.5V ~ +6.5V iol_set(pin="a_01", value=2e-3) # 2mA，范围 0 ~ 10mA ioh_set(pin="a_01", value=2e-3)

上面这段的顺序有讲究：先确认模式，再设负载参数。反过来写，模式没切对时参数设了也不生效，日志里看不出任何异常，是最典型的"设了没反应"。

3.3 比较器、反射钳位与错误逻辑

比较器判四种逻辑状态：VOH、VOL、三态、有效，VOH/VOL 范围都是 -1.5V ~ +6.5V、分辨率 500uV。频闪信号分边缘频闪和窗口频闪，每引脚独立。判定规则很直接：在窗口频闪的整个时间内、或边缘频闪的第一边缘，DUT 输出高于、低于、落在 VOL/VOH 之间或之外，比较器误差逻辑就判 FAIL。

反射钳位每通道一对，正钳位 0V ~ +6V、负钳位 -2V ~ +2V，分辨率都是 1mV；默认关闭，要 refl_vclamp_enable() 打开，电压用 refl_vclamp_set() 设，回读走 refl_negative_vclamp_get() 和 refl_positive_vclamp_get()。它是防止过冲打坏前端的保险，不是精度工具，别拿它当电平微调。

错误逻辑里最容易混的一对概念是"错误标志"和"错误锁存"。频闪打出的 FAIL 会同时影响两者，但命运不同：错误锁存决定这根引脚整轮测试的最终 PASS/FAIL，测试模式执行结束时锁存还立着，这根引脚就是失败；错误标志则是给 APG 用的信号，决定错误分支或错误停止。测试模式的 MAR 复位、芯片复位指令会清掉所有错误标志，但不清错误锁存。

NORA 测试模式选项（存储测试模式里的 NORA、逻辑测试模式里的 VEC/RPT）可以在每个周期抑制错误锁存，让失败频闪只设标志、不设锁存。这样就能用错误标志做分支判断、按需重置标志，再在条件模式周期里用 PASS/FAIL，而不影响整轮的最终结果。想把"分支探测"和"最终判定"分开的人，靠的就是这个开关。

3.4 二极管桥负载与 VIHH 的隐藏配额

二极管桥负载用来在功能测试中动态加载 DUT 引脚：IOL 是从负载流入 DUT 输出低驱动器的电流，IOH 是从 DUT 输出高驱动器流向负载的电流，VZ 是桥的换向电压。三个参数都每通道独立可编程：

| 参数 | 范围 | 分辨率 | 说明 | | VZ | -1.5V ~ +6.5V | 500uV | 无电流时桥平衡到 VZ | | IOL | 0 ~ 10mA | 500nA | IOL = IOH = 0 时负载等效关闭 | | IOH | 0 ~ 10mA | 500nA | 同上 |

一个常被忽略的判定逻辑：DUT 必须能拉出高于 VZ 的电压来供 IOH，必须能吞下低于 VZ 的电压来承 IOL。VZ 设错，通过的器件会被判失败，失败的反而通过——它是个参考点，不是保护值。而且负载只能在 Vz 模式的引脚上启用，执行期间由定时和格式化逻辑的 I/O 边缘控制，驱动器三态时才真正加上去。

VIHH 是第三驱动电平，0V ~ +12.5V、1mV 分辨率，通常当特殊编程电压或特殊模式使能电压用。要用它得先在测试模式执行前定义一组非默认的 VIHH 映射，再在模式里用 VIHH# 操作数（存储模式）或 VEC/RPT VIHH#、VPINFUNC VIHH# 操作数（逻辑、扫描模式）选通。还有一条手册写得很直白但很容易漏的规则：每块现场装配板能同时驱动最大 VIHH 电流的引脚数，受系统电源限制，最多占总引脚的 25%，而系统软件不强制这条规则，违反了通常直接掉电。40 根引脚里超过 10 根同时拉满 VIHH，机台就可能黑给你看。

3.5 每引脚 PTU：量程切换与那个不寻常的档位

每根 PE 引脚都带一个独立的 PTU，能干四件事：静态直流测试（强制电压测电流或反过来）、动态直流测试、当静态连接的电压源或电流源、提供本引脚的参数化背景电压。强制电压只有一个电压范围，靠三个最大输出电流档切换：

| 输出电流档 | 电压范围 | 分辨率 | | ±27mA | -1.0V ~ +6.0V | 1mV | | ±2mA | -1.5V ~ +12V | 1mV | | ±200uA | -1.5V ~ +10V | 1mV |

电压测试范围单独一条：-1.5V ~ +12V，分辨率 1mV，上下限用 ptu_vpar_high_set() / ptu_vpar_low_set() 编程，回读用对应的 get。电流侧五个量程：

| 电流量程 | 分辨率 | 电压范围 | | ±2uA | 250pA | -1.5V ~ +12V | | ±20uA | 0.52nA | -1.5V ~ +12V | | ±200uA | 25nA | -1.5V ~ +10V | | ±2mA | 250nA | -1.5V ~ +12V | | ±27mA | 2uA | -1.0V ~ +6.0V |

最容易踩的是 ±200uA 那档：电压上限只有 +10V，比相邻的 ±2uA 和 ±2mA 都低，手册自己也标注了"有些不寻常"。做 11V 左右的漏电测试，选错档就会撞到边界。每个 PTU 自带本地比较器做 Go/NoGo 判定，要出数值则把传感信号路由到 DC A/D 转换器，走 DC 子系统。

4. APG 与存储：模式数据从哪来、错误往哪记

4.1 APG 内部的一段流水线

把 APG 那一串模块名按数据流排一遍，比按目录背有效得多：控制器发动机管时钟、数据、地址的节拍；地址生成器产出地址，经地址 TOPO 逻辑做拓扑变换；数据发生器产出数据，经数据反转逻辑取反，再经数据 TOPO 逻辑变换；JAM 逻辑负责在指定周期注入数据；APG 芯片选择决定当前选哪颗 DUT；中断定时器控制中断节奏；uRAM / vRAM 错误分支逻辑负责检出错误并按类型走不同处理；用户 RAM / JAM RAM 存注入数据。整条链的输出，就是每周期打到引脚扰动 MUX 上、再分发给驱动器和比较器的那份模式数据。

梳理下来会发现，这条链上有两处"可编程的数据改写"：数据反转和数据 TOPO。前者是整段取反，做互补图形方便；后者是按位重排，做引脚走线适配。很多图形对不上的问题不是图形写错，是 TOPO 和实际封装引脚顺序没对上。

4.2 EBM 与 CPI：两种"引脚独立"的代价

默认一对引脚共享驱动器、频闪和 I/O。要拆开有两个选件，能力边界不同：

| 能力 | 默认 | 加 EBM | 加 CPI | | 同一对引脚不同模式数据 | 否 | 是 | 是 | | 频闪掩模 | 否 | 是 | 是 | | 同一对引脚不同定时 | 否 | 否 | 是 |

EBM 解决的是"数据要不一样"，CPI 解决的是"定时也要不一样"。手册说两者都有取舍，落到实际就是资源占用和成本：先问清楚这一对引脚到底卡在数据上还是卡在定时上，只为改数据就上 CPI，等于给不需要的自由度付钱。另外 CPI 不改变每根引脚本来就有的独立电平能力——VIL/VIH/VOL/VOH/VTT/VZ/VIHH 和 PTU 从来都是每引脚独立的，别把这两件事混在一起谈。

4.3 DBM、LVM/SVM、ECR：数据存哪、错误记哪

三块存储分工清楚，混起来会导致"图形明明写了却打不出来"：

DBM（数据缓冲区内存）承接数据侧缓冲，配合 APG 的数据通路供给模式数据。
LVM（逻辑矢量内存）与 SVM（扫描矢量内存）分别面向逻辑测试和扫描测试的矢量存储，扫描图形深度需求大的项目主要吃 SVM。
ECR（错误捕获 RAM）记录两个子站点的功能测试错误，每板可选两块，配套还有错误计数器和迷你内存。ECR 不是判定器，它是"错在第几拍、错在哪根引脚"的取证工具，判 PASS/FAIL 靠的是错误锁存。

注意：ECR 是选件，没配的站点抓不到逐周期错误记录。定位偶发失败前先确认这一板有没有 ECR，否则会花半天找一个不存在的日志。

4.4 多 DUT 并行：错误分支与引脚连接规则

系统是为多 DUT 并行测试设计的，这让错误处理多了一层：一颗 DUT 出错要能单独分支，不能牵连其他工位。手册把这件事拆成两条约束——DUT 引脚到测试引脚的连接要求，以及 APG 多 DUT 分支操作的规则。两边的映射一旦错位，"DUT2 出错就分支"会变成"DUT3 被误判"。做并行程序时，把每颗 DUT 的引脚分配表单独列一份，和 APG 分支表逐行对，是唯一稳妥的做法。每板 8 套直流测试测量系统，每套支持 16 引脚、1 个 DPS、2 路 HV、1 个 PMU，这个配比决定了直流的并行粒度，也决定了分支的边界。

5. 易错点：五个最容易踩坑的地方

5.1 VIHH 引脚数超 25%

易漏点：每板最多 25% 的引脚能同时驱动最大 VIHH 电流，软件不检查。为什么漏：这条写在 VIHH 参数表的注里，不在配置章节，而且平时只开一两根，撞不上。怎么补：把 VIHH 引脚数当资源算进程序头，超过板数 × 128 × 0.25 就先分流到别的板；或者错峰在不同周期拉 VIHH，别让它们同时满电流。

5.2 把错误标志当成错误锁存

易漏点：MAR 复位和芯片复位指令清标志、不清锁存，NORA 只压锁存、不动最终判定。为什么漏：两个词在手册里紧挨着出现，功能描述又都带"错误"，看快了就当一个东西。怎么补：记一句口诀——标志给 APG 分支用，可以随时清；锁存决定这轮 PASS/FAIL，只有整轮结束才算数。写分支逻辑时确认自己操作的是标志，别指望清标志能把已判失败的引脚救回来。

5.3 驱动模式与电平组合非法

易漏点：Vihh 模式下开 VTT 或二极管桥、Vz 模式下指望 VIHH 当主电平、Dclk 模式下还想去三态。为什么漏：四个模式的能力是交叉的，表又密，凭印象配很容易配出"合法参数、非法组合"。怎么补：按模式名记边界——Vz 管桥、Vtt 管终端、Vihh 只管第三电平、Dclk 只驱动。切换模式后立刻回读一次，把非法组合挡在跑片之前。

5.4 忘了初始模式是 Vz

易漏点：程序加载后 PE 驱动模式默认 Vz，系统软件不改。为什么漏：上一次跑的程序留下的印象太深，以为机台会记住。怎么补：初始化段无条件调一次 pe_driver_mode_set()，不依赖继承值；调试脚本里第一行就打 pe_driver_mode_get()，把当前模式写进日志。

5.5 DPS 双输出后缀写混

易漏点：8 个 DPS 靠 A/B 前缀加 a/b 后缀区分，实际 16 路输出。为什么漏：脑子里记的是"每板 8 个 DPS"，写映射时按 8 路排，剩下 8 路要么空着要么串到别的工位。怎么补：把 a_dps1a、a_dps1b、b_dps1a、b_dps1b 这组命名当固定模板抄，先确认要的是 VBump 双电平还是两路独立源，再决定后缀怎么写。

6. 复习清单：把这一段压成一张自查表

复习这一段最有效的方式不是重读，而是拿一张表把自己卡过的点过一遍。下面这张表按"上电到出结果"的顺序排，每一项都能在手册里找到对应参数，查漏补缺时逐行打勾即可。

最省时间的一步是把初始化写成可回读的：每个 set 后面跟一个 get，把实际值打进日志。下面这个小段可以直接改成自己的模板，跑片前扫一遍，能挡掉大半"参数设了没生效"的问题。

# 跑片前的自检：设完立刻回读，任何一项不一致就中止 checks = [] mode = pe_driver_mode_get(pin="a_01") checks.append(("driver_mode", mode, mode == "vz")) # 显式确认，不继承 vih = vih_get(pin="a_01"); vil = vil_get(pin="a_01") checks.append(("swing", vih - vil, (vih - vil) <= 5.0)) # 摆幅硬上限 5.0V vihh_cnt = count_pins_at_max_vihh(board=1) checks.append(("vihh_quota", vihh_cnt, vihh_cnt <= 128 * 0.25)) # 每板 25% 配额 for name, val, ok in checks: print(f"{name}: {val} -> {'OK' if ok else 'STOP'}")

有一年做并行测试，因为默认 Vz 模式没显式设，一整批图形在三态下跑完，数据全过、结论全错，回头查了两天才发现是初始化少了一行。从那以后我每次写测试程序，都在最前面强制走一遍模式回读和摆幅自检，宁可多跑两秒，也不赌机台的记忆。希望帮到你。这份 101-150 页的内容我按上面的顺序重排过一遍，做成了可对照的笔记，需要的话拿去和自己的理解对一对，能省掉不少来回翻页的时间。

本文还有配套的精品资源，点击获取