调一个放大电路，理论算出来输入阻抗 2.3k、输出阻抗 16Ω，仿真一跑对不上，差出好几倍——这种情况我遇到过不止一次。问题往往不在电路本身，而在于“怎么量”。Multisim 里没有一台叫“阻抗表”的虚拟仪器，万用表交流档也读不出阻抗，波特图仪只能给你传递函数曲线，要拿到输入阻抗和输出阻抗的具体数值，只能自己搭测试结构、跑 AC 扫描、再从曲线里把比值算出来。这套活儿不难，但细节特别密：测试源怎么接、取样电阻取多大、纵轴该用对数还是分贝、输入源“置零”到底怎么置，每一步都埋着能把结果带偏的坑。这篇内容面向已经会用 Multisim 画原理图、但没系统做过阻抗测量的读者，从概念定义、测量结构、参数设置一路讲到两个可复现的完整案例和一份异常排查表，公式都给了手算过程，照着做能落在 5% 以内的误差范围。
1. 先把概念捋直：仿真里“阻抗”到底指什么
1.1 输入阻抗与输出阻抗的物理定义
输入阻抗是从电路输入端看进去，对交流小信号呈现的等效阻抗，写成Zin = Vin / Iin，其中 Vin 和 Iin 都是复数相量，所以结果既有幅值也有相位。它对前级构成负载效应：信号源内阻 Rs 和 Zin 分压，Zin 越小，落到电路输入端的信号越少，同时还会改变前级电路的频率响应。输出阻抗则是把输入信号源置零之后，从输出端往回看进去的等效阻抗，写成Zout = Vout(开路) / Iout(短路)。它决定了电路带负载的能力：负载电阻 RL 和 Zout 分压，Zout 越大，接上负载后输出幅度掉得越厉害。
这两件事在仿真里的测法完全不同。输入阻抗测量是“从外面往里灌”，输出阻抗测量是“把源关掉、从里面往外量”，后者多了一步“源置零”，也恰恰是最容易出错的一步。很多人直接把输入端那根线删掉，结果直流偏置被破坏，整条曲线全废，还以为软件算错了。
1.2 为什么万用表和波特图仪都直接给不出阻抗
先说万用表。Multisim 的万用表在交流档读的是有效值，而且默认按单一频率点工作，它给出的是电压或电流的幅度，不会替你做除法，更不会给出相位信息。你只能手动记下电压和电流再自己算，一旦电路里有电容电感，相位差就丢了，结果只剩个模值。
再说波特图仪。它是把输入和输出两路信号做比值，画的是传输函数，本质上测的是“输出/输入”，而不是“电压/电流”。端口定义和阻抗定义对不上，所以它做不了这件事。有人试图把波特图仪的输入接电压、输出接电流探针，这个思路方向是对的，但仪器本身的两路输入是高阻差分探头，接电流探针拿不到有效信号，实测下来曲线是乱的。
真正可靠的路子只有一条：在电路上人为构造一个“已知量 + 未知量”的关系，让仿真器算节点电压和支路电流，再通过公式反推阻抗。这也是下面三种方法共同的底层逻辑。
1.3 三条可行路线与选型建议
| 方法 | 测试结构 | 适用场景 | 精度 | 主要风险 |
|---|---|---|---|---|
| 串联取样电阻法 | 信号源串一个已知电阻 R，测两点电压 | 输入阻抗、任意端口阻抗 | 高，R 选对时误差小 | R 取值不当会放大误差 |
| 外加测试源法 | 断开原源，挂了 1A 电流源或 1V 电压源 | 输出阻抗 | 高，直读 | 源置零方式错误会破坏偏置 |
| 开路短路法 | 分别测开路电压和短路电流 | 理论验证、低频单点 | 中，短路可能改变工作点 | 短路对某些电路不安全 |
串联取样电阻法的优点是几乎不改动原电路结构，只是插入一个小电阻，对直流偏置的影响可以忽略；缺点是需要在后处理里做除法。外加测试源法读数最直观，1A 电流源注入时，测到的节点电压数值上直接等于阻抗，省一次除法；缺点是需要正确地把原信号源置零，而且要断掉负载。开路短路法最接近教科书的定义，但“短路”这个操作在很多电路里会改变直流工作点，仿真跑出来的值并不可信，所以我只把它当作交叉验证的参考。
从我的使用习惯看，测输入阻抗一律用串联取样电阻法，测输出阻抗一律用外加测试源法，两者都不需要真的去短路任何东西，安全性最好。
2. 测输入阻抗：串联取样电阻法是主力
2.1 测试结构怎么搭
具体做法：把原来的信号源 Vi 保留，在其和电路输入端之间串联一个电阻 Rtest，Rtest 的右端接到电路输入端，记为节点 in。原来的信号源正端记为节点 src。这样在 AC 扫描里，你手上有两个节点电压 V(src) 和 V(in)，以及流过 Rtest 的电流。根据分压关系：
Zin = Rtest × V(in) / [V(src) − V(in)]
这个式子是复数的，V(src) − V(in) 恰好等于 Rtest 上的压降。当 Rtest 远小于 Zin 时，V(in) 和 V(src) 几乎相等，两者相减会产生严重的有效位损失，这是最常见的结果失真原因，后文会单独展开。
在 Multisim 里落地时，信号源用元件库里的AC_VOLTAGE（交流电压源），而不是普通的 DC_POWER 或 AC_POWER。区别在于 AC_VOLTAGE 有一个AC Analysis Magnitude属性，AC 扫描只认这个属性，而 AC_POWER 的幅值属性是给瞬态分析用的。这一点很多人栽过跟头：源明明设了 1V，AC 扫描出来全零，就是因为设错了字段。
2.2 AC 扫描的参数设置与表达式写法
搭好电路后走Simulate → Analyses and Simulation，在分析类型里选AC Sweep（老版本叫 AC Analysis）。频率参数页这么填：
- Start frequency：1 Hz
- Stop frequency：10 MHz（音频段电路设到 1 MHz 也够）
- Sweep type：Decade
- Number of points per decade：100
- Vertical scale：Logarithmic，不要选 Decibel
最后这一条特别值得说。Multisim 的 AC 扫描默认纵轴是分贝，如果你测的是电压倒还好，20log 换算一下就行；但测阻抗时读数会变成 20log|Z|，看到 60 得反算出 1k，看到 66 是 2k，脑子里得一直做指数运算。把纵轴改成 Logarithmic 之后，Y 轴直接就是欧姆数量级，光标一点读数就出来了，效率差好几倍。
输出页里，把V(src)和V(in)两个节点电压都加进输出列表。然后有两种拿到结果的方式：
第一种是在表达式栏里直接写V(in)/(V(src)-V(in))*Rtest这样的组合表达式，新版 Multisim 支持基本的四则运算，跑完直接出阻抗曲线。好处是一步到位，坏处是不同版本对表达式的支持程度不一样，写错了会静默返回零，不报错。
第二种更保险：先只输出 V(src) 和 V(in) 两条曲线，跑完之后走Simulate → Postprocessor，把这两条曲线载入，Function 选 Divide，先算出 V(in)/[V(src)−V(in)] 的比值曲线，再手动乘以 Rtest 的阻值。多一步操作，但每一步都能看到中间结果，出问题时定位快得多。我一般用第二种。
2.3 取样电阻取值为什么必须贴近被测阻抗
这是全篇最值得记住的一条经验。假设预期 Zin 是 2k，你取了 Rtest = 10Ω：
- V(in)/V(src) = 2000/2010 ≈ 0.99502
- V(src) − V(in) ≈ 0.00498 × V(src)
两个数相减，有效数字从 5 位掉到 2 位，仿真器的数值精度虽然是双精度，但曲线在图上读数时会有明显的毛刺，而且一旦电路里再叠加一点容性分量，相位算出来完全不可信。
反过来，取 Rtest = 1M，V(in) 只有 V(src) 的千分之二，读数量级太小，纵轴刻度被压缩，同样不好读。
工程上的经验值是Rtest 取预期 |Zin| 的 0.5 到 2 倍之间，此时 V(in)/V(src) 落在 0.33 到 0.67 区间，两个电压量级相当，相减的损失最小。如果事先不知道 Zin 的量级，可以先串一个 10k 跑一遍看大概，再换成匹配的值跑第二遍。这个过程我在做多级放大器时是标准动作：第一遍粗测定量级，第二遍精测定数值。
还有一个容易被忽略的点：Rtest 本身会改变电路的直流工作点。如果电路输入端是晶体管基极，串联电阻会分走基极电流，虽然一般只有几十微安、影响很小，但在高阻偏置电路里就不能忽略了。判断方法很简单，跑一次DC Operating Point分析，对比插入 Rtest 前后基极电压的变化，超过 10mV 就该考虑在 Rtest 两端并一个大电容做交流旁路，让直流走电容以外……等等，这个说法反了，正确做法是给 Rtest 并联一个隔直电容的方案并不适用，因为那样交流也一起被旁路了。更实际的处理是把 Rtest 换成小一点的阻值，或者干脆在测试时把耦合电容之后的节点当作测量点。
3. 测输出阻抗：断开负载、源置零、外加激励
3.1 外加电流源法（1A 直读）
思路是这样的：输出阻抗的定义要求输入源为零、负载断开，那么从输出端看进去，整个电路就是一个无源（或含受控源）网络。此时在输出端注入一个已知的交流电流 I，测输出节点电压 V，则Zout = V / I。如果取 I = 1A，那么 V 的数值直接就是 Zout 的欧姆数，省掉一次除法，读图极其方便。
落地步骤：
- 把负载电阻从输出节点断开（可以留着但改成 1GΩ，或者直接删掉）。
- 输入端原有的信号源不要删，把它的
AC Analysis Magnitude改成 0。 - 在输出节点和地之间接一个AC_CURRENT元件，方向朝下（从节点流入地），把它的
AC Analysis Magnitude设为 1A。 - 跑 AC Sweep，输出选
V(out)，纵轴选 Logarithmic。
这里第 2 步是重点，也是最多人做错的地方。为什么不直接把信号源删掉？因为很多电路的输入偏置是通过信号源那一侧的网络建立的，或者信号源本身带着一个串联电阻 Rs 代表前级输出阻抗，而Zout 的定义里是包含这个 Rs 的影响的。删掉信号源，偏置破坏、Rs 消失，测出来的东西既不是真实工作点下的值，也不符合定义。正确做法是保留电路结构，只把交流激励置零。Multisim 里把 AC Magnitude 设成 0，直流偏置照常建立，交流激励消失，这正是我们需要的状态。
3.2 外加电压源法（看电流）
如果电路输出端不允许注入大电流，或者你担心 1A 的读数刻度太夸张，可以反过来：在输出端接一个 AC_VOLTAGE，幅值设 1V，测流过它的电流，Zout = V / I。1V 除以电流值，得到阻抗。
这个方法的读数不如电流源法直观，因为电流通常是很小的数（比如 16Ω 对应 62.5mA），纵轴要选线性还是对数得看情况。好处是电压源内阻为 0，不会因为测试源自身的问题影响读数，而且在多级电路中，电压源更容易和其他测试结构共存。
我在实际使用中更偏向电流源法，原因就是读数直接。但遇到输出阻抗极低的电路（比如运放跟随器，可能是毫欧级），1A 注入后电压只有几毫伏，纵轴上和噪声分不清楚，这时候就换成 10A 或者改用电桥式的结构。不过这属于比较极端的场景，多数分立电路用 1A 完全够。
3.3 两个必须守住的规矩：负载断开、源内阻保留
这两条单独拿出来强调，因为它们是“结果看起来合理但实际是错的”这种隐性错误的根源。
负载必须断开。输出阻抗的定义是“不含负载时从输出端看进去的阻抗”。如果你留着 RL，测出来的其实是 Zout ∥ RL。50Ω 的 Zout 并上 1k 的负载，读数变成 47.6Ω，误差看着不大，但如果你拿这个数去算负载分压，接不同负载时误差会放大。我一个同学曾经用这种方法测一个射极跟随器，留着 100Ω 负载，测出来 12Ω，实际应为 16Ω，差值超过 25%，用来做阻抗匹配计算就完全跑偏了。
源内阻必须保留。这一点比上一条更隐蔽。输出阻抗是“从输出端往回看”的阻抗，往回看的时候会看到信号源的内阻 Rs 折算过来。以射极跟随器为例，Zout ≈ Re ∥ [(Rs ∥ Rb + rbe)/(1+β)]，Rs 越大，Zout 越大，这是实实在在的物理效应。如果你在测试时把输入源换成一个理想短路线，Rs 就变成 0，测出来的 Zout 会明显偏小。正确做法是保留源的内阻元件，只把它的交流幅值置零。
4. 完整案例：共射放大器的输入阻抗
4.1 电路搭建与直流工作点确认
电路参数：Vcc = 12V，上偏置 Rb1 = 51k，下偏置 Rb2 = 10k，集电极电阻 Rc = 3k，发射极电阻 Re = 1k，发射极并一个旁路电容 Ce = 100μF，晶体管取库里任意一个通用 NPN，把 β 手动改成 150、rbb' 设成 200Ω，方便和手算对照。输入耦合电容 Cin = 10μF，输入端串 Rtest = 1k。
第一步不是跑 AC，而是跑DC Operating Point。Simulate → Analyses and Simulation → DC Operating Point，输出选基极、发射极、集电极三个节点电压。预期值：VB = 12 × 10/61 ≈ 1.97V，VE = 1.97 − 0.7 = 1.27V，IE = 1.27mA，VC = 12 − 1.27 × 3 = 8.2V。如果这三个数和预期差得远，先别急着测阻抗，先查偏置。AC 分析是在直流工作点上做小信号线性化，工作点错了，rbe 就错了，后面的结果全是错的。这一步大概三十秒，能省掉后面一小时的困惑。
确认工作点无误之后，把输入信号源设成 AC_VOLTAGE，AC Analysis Magnitude= 1V，相位 0。注意此时信号源的内阻设为 0，因为我们是想测“从 Rtest 右端看进去”的阻抗，源内阻不参与。
4.2 手算预期值与仿真对照
手算过程：re = 26mV / 1.27mA ≈ 20.5Ω，rbe = rbb' + (1+β)·re = 200 + 151 × 20.5 ≈ 3.3kΩ。
因为 Re 上并了大电容，交流上 Re 被旁路，所以从基极看进去的阻抗就是 rbe = 3.3k。再考虑偏置电阻：Rb1 上端接 Vcc，交流等效接地；Rb2 下端接地，两者并联等于 51k ∥ 10k = 8.37k。于是：
Zin = Rb1 ∥ Rb2 ∥ rbe = 8.37k ∥ 3.3k ≈ 2.36kΩ
注意这里测的点是“耦合电容之后、Rtest 之后”的节点。如果你把测量点放在耦合电容之前，低频段会看到 Cin 串联进来，阻抗会明显升高，还会带容性相位。这就是为什么必须先确认测量点的位置。
仿真结果：在中频段（1kHz 附近），曲线应稳定在 2.3k 左右，和手算的 2.36k 相差 2%~3%，误差来自 re 的近似值（26mV 是室温下的经验值，Multisim 的模型按 27℃ 标准温度算出来会略有差异）。如果你测出来是 7.9k 左右，恭喜你发现了另一半知识点：那说明旁路电容没起作用，或者你把测量点放到了电容之前。把 Ce 去掉再跑一次，Zin = 8.37k ∥ [rbe + (1+β)Re] = 8.37k ∥ 154k ≈ 7.9k，正好对上。这个“加不加旁路电容差三倍”的对比，是理解输入阻抗最有说服力的例子。
4.3 旁路电容带来的低频拐点
AC 扫描的价值不只是读中频那个数，更在于看曲线的形状。把频率范围设成 1Hz 到 10MHz，纵轴对数，你会看到：
- 10Hz 以下，曲线明显上翘，因为在很低的频率上耦合电容和旁路电容的容抗都很大，输入阻抗升高，且相位偏容性。
- 100Hz 到 1MHz，曲线基本平坦在 2.3k，这就是我们要读的中频输入阻抗。
- 1MHz 以上，曲线开始下降，因为晶体管模型的结电容开始起作用，输入阻抗呈容性下降。
看图的时候要读平坦段，不要读端点。这是很多人第一次做时犯的错：扫描完把光标放在 1Hz，读到一个 50k 的数，就以为输入阻抗是 50k。实际上那个点已经被耦合电容主导了，和电路本身的输入阻抗没关系。
拐点的位置也能用来反推电容取值是否合理。共射电路的低频转折频率大致由 Cin 和 Zin 决定：f ≈ 1/(2π × Cin × Zin) = 1/(2π × 10μ × 2360) ≈ 6.7Hz。曲线上确实在 6~7Hz 附近开始上翘，说明参数自洽。做音频电路时，这个转折点要压到 20Hz 以下，才能保证整个音频段平坦。
5. 完整案例：射极跟随器的输出阻抗
5.1 电路与偏置
电路参数：Vcc = 12V，基极偏置电阻 Rb = 100k 接 Vcc，发射极电阻 Re = 1k 到地，输入信号源带内阻 Rs = 1k，输入耦合电容 10μF，输出从发射极取，负载 RL 在测试时断开。
直流工作点：IB = (12 − 0.7) / (100k + 101 × 1k) = 11.3 / 201k ≈ 56μA，IE = 5.6mA，VE = 5.6V。这个电路的静态工作点比较高，发射极电流大，re 小，所以输出阻抗会很低，正好用来演示“低阻抗怎么测”。
测试结构：输入端保留信号源和 Rs，把信号源的 AC Magnitude 改成 0；输出端断开 RL，在发射极节点和地之间挂 AC_CURRENT，幅值 1A，方向从节点流向地。跑 AC Sweep。
5.2 手算与仿真结果对照
手算：re = 26mV / 5.6mA ≈ 4.6Ω，rbe = 200 + 101 × 4.6 ≈ 665Ω。
从发射极往回看，Zout = Re ∥ [(Rs ∥ Rb + rbe)/(1+β)]。代入：Rs ∥ Rb = 1k ∥ 100k ≈ 990Ω，加上 rbe 得 1655Ω，除以 101 得 16.4Ω，再和 1k 并联，结果约 16.1Ω。
仿真读数应该在 16Ω 上下，和手算差不到 1Ω。中频段曲线平坦，低频端因为输出耦合电容（如果加了）会上翘，高频端因为结电容会下降。这个结果拿来验算负载效应：接一个 1k 负载，输出衰减约 16/(1000+16) ≈ 1.6%，基本可以忽略；但如果负载降到 50Ω，衰减就到了 24%，这时候就必须考虑缓冲级了。
这里有一个能直接验证“Rs 影响 Zout”的实验：把 Rs 从 1k 改成 10k，重新跑一遍。手算变成 (10k ∥ 100k + 665)/101 ≈ 107Ω，和 1k 并联后约 96.7Ω。仿真会给出接近 97Ω 的值。这个对比做完，你就再也不会在测输出阻抗时把输入源直接短路了——因为短路意味着 Rs = 0，这时候 Zout = Re ∥ (rbe/(1+β)) = 1k ∥ 6.6 ≈ 6.5Ω，和 97Ω 差了 15 倍。
5.3 换成理想运放后为什么会测出接近零
把电路换成一个理想运放构成的电压跟随器，同相端接输入，反相端接输出，跑同样的测试，你会发现读数小得离谱，可能是 1e-6Ω 甚至直接是 0，曲线上还带着数值噪声。
这不是软件出错，是模型本身的问题。理想运放模型的输出级是一个理想受控电压源串一个 0Ω 电阻，理论上输出阻抗就是 0，闭环之后依然接近于 0。仿真给出 1e-9 这种数，纯粹是矩阵求解的数值残差。
想测“真实”的运放输出阻抗，必须换成带完整输出级的实际器件模型，这时候读数会落在几十毫欧到几欧之间，取决于开环增益和反馈深度。而且这个值会随频率上升而增大，因为开环增益随频率滚降，环路对输出阻抗的抑制能力变弱。所以你会在曲线上看到一个从毫欧级缓慢爬升的形状，到单位增益带宽附近可能爬到几十欧。
这个现象给了一个重要的判断依据：如果你测出来的输出阻抗是一条完全水平的直线，无论频率怎么变都不动，那大概率是模型太理想，结果不能当真。真实器件的输出阻抗一定随频率变化。
6. 踩坑实录：六类典型异常与排查路径
6.1 数值离谱的常见根因
| 现象 | 最可能的原因 | 快速验证与修复 |
|---|---|---|
| 读数为 0 或 1e-9 | 都在用理想运放/理想受控源模型 | 换成带输出级的实际器件模型 |
| 读数比预期大 5~10 倍 | 测量点选在耦合电容之前 | 把探针移到电容后侧节点 |
| 读数比预期小 3 倍 | 旁路电容失效或漏接 | 检查电容是否真的并上、容值是否够 |
| 曲线全为零 | 信号源用了 DC_POWER，AC Magnitude 未设 | 换 AC_VOLTAGE 或补齐 AC 幅值属性 |
| 低频段剧烈上翘 | 耦合电容容抗主导 | 读中频平坦段，别读端点 |
| 曲线锯齿、毛刺严重 | 取样电阻远小于被测阻抗 | Rtest 改到与 Zin 同量级 |
| 结果随机跳动 | 每十倍频点数太少 | 改成 100 点/十倍频 |
表格里第一条和第六条是最容易误判的。理想模型那条，很多人第一反应是“软件有 bug”或者“我的接法错了”，反复折腾两小时，其实是模型选择问题。锯齿那条，会让人怀疑电路不稳定，其实是数值精度问题。
6.2 收敛失败与奇异矩阵
跑 AC 扫描时报Singular matrix或者直接不收敛，几乎都和直流工作点建立失败有关。几个典型场景：
节点悬空。两个电容串联，中间那个节点既没有直流通路也没有其他连接，直流求解时这一行矩阵全是零，直接奇异。解决办法是在该节点对地加一个 1GΩ 的电阻，给直流一条通路，对交流结果的影响小于万分之一。
电流源串联。两个理想电流源串在一条支路上，或者电流源接到一个没有其他支路的节点，都会导致方程病态。检查一遍测试源的连接方式，确保它和别的元件构成回路。
反馈环路断开。运放电路里如果反馈电阻漏接，开环状态下输出会撞到电源轨，虽然不一定报错，但工作点完全不对，AC 结果也没意义。跑一次 DC 分析看输出是不是贴着 ±15V，一眼就能发现。
我处理这类问题的固定顺序是：先跑 DC Operating Point，看有没有异常的饱和或截止；再跑 Transient 看有没有发散；最后才跑 AC。跳过前两步直接上 AC，等于闭着眼睛开车。
6.3 单位、方向与表达式的细节坑
Multisim 的数值输入框有单位后缀，m是毫，Meg才是兆。你写1M表示的是 1 毫欧，不是 1 兆欧。这个坑害过太多人：偏置电阻写成 1M，实际变成 1mΩ，直接把电源短路，仿真照样能跑，就是工作点离谱得厉害。
电流方向也容易出错。Multisim 里I(R1)的正方向是从元件的第一引脚流向第二引脚，取决于你放置元件时的旋转方向。如果你用串联电阻法做复数运算，把电流方向搞反了，算出来的阻抗相位会差 180°，幅值倒是对的，这种错误在只看幅值时完全发现不了，一旦用它去设计匹配网络就全乱。稳妥做法是尽量用节点电压做运算，避开电流方向问题。
表达式书写时还有个小细节：V(2)和V(2,0)等价，但V(2,3)是节点 2 对节点 3 的差值电压。用差分写法可以省掉一步减法，也避免了两个大数相减的精度损失。在测取样电阻两端压降时，直接用V(src,in)会比V(src)-V(in)更精确一点，虽然差别很小，但既然有这个写法，为什么不用。
7. 让结果更可信的几个实操习惯
7.1 扫描范围与点数
频率范围不是越大越好。设成 1Hz 到 10GHz，横轴跨度太宽，平坦段被压缩成一条短线，根本读不准。我的习惯是按电路的工作频段来设：音频电路 1Hz~1MHz，射频前端 100kHz~1GHz，电源环路 10Hz~10MHz。这样平坦段在图上有足够的横向宽度，光标定位精度高。
点数每十倍频 100 是默认值，一般够用。但如果电路里有高 Q 值的谐振点，100 点可能漏掉峰顶，这时候加到 500 甚至 1000。判断方法是把点数翻倍再跑一次，如果曲线形状明显变了，说明原来的点数不够。这个“翻倍对比法”很实用，几秒钟就能确认曲线是否已经收敛。
7.2 用后处理做复数运算
Multisim 的 AC 扫描输出的是幅值和相位两条独立曲线，直接做乘除运算时，如果表达式支持复数还好，不支持就只能分成两步算。Postprocessor 里可以做曲线间的四则运算，但它处理的也是实数序列，复数运算要自己拆：先算幅值比值，再算相位差值。
实操上有个简化：多数情况下我们只关心 |Z| 的数值，相位只是辅助判断。先用幅值算出 |Z|，再单独看相位曲线确认是容性还是感性（相位为正表示感性，为负表示容性），信息就够用了。真要做宽带匹配设计、需要完整的复阻抗轨迹，才需要把实部虚部分别算出来，在 Excel 或 Python 里画出阻抗圆图。
7.3 建立自己的“黄金对照”套路
我的做法是每类电路都做一个“标准电路 + 手算结果”的存档。共射放大器、射极跟随器、差分对、运放跟随器各留一个文件，参数固定，手算值写在电路图上方的注释里。以后遇到新电路，先用同样的测试结构跑一遍存档电路，确认读数对得上手算值，再拿去测新电路。这一步相当于给自己做校准，能排掉测试结构本身的问题——比如这次是不是忘了给信号源设 AC 幅值，是不是取样电阻取错量级了。
这个习惯看起来啰嗦，实际省时间。有一次我测一个多级放大器，输入阻抗读出来 15Ω，怎么看都不对，跑了对照文件才发现是信号源的 AC Magnitude 属性被上一次操作改成了 0.001，读数整体被缩了一千倍。没有对照文件，这个错误可能要找半小时。
另外，把每次的测试结构截图存下来也很有价值。半年后回头改电路，看到图就知道当时用的什么方法、什么参数，不用重新推一遍。我现在的项目文件夹里，每个电路旁边都放着一个_ztest后缀的文件，专门存阻抗测试结构，比写在笔记里管用得多。
最后分享一个读数小技巧：如果你只是想快速验证一个数，不想搭完整的扫描，可以在电路上临时挂一个万用表测交流电压幅度，再用另一个万用表测电流，手算比值，几秒钟出结果。精度不如 AC 扫描，但对“这个值是不是在 2k 左右”这种量级判断足够了，等确认方向对了再搭正式测试结构精测。
