Multisim里DC与AC分析不是“选哪个”，而是“怎么串起来用”
你有没有遇到过这样的情况：
在Multisim里搭好一个运放反相放大电路，.OP跑出来Vout=2.5V，一切正常；一跑.AC，却发现增益在10kHz就开始往下掉——可数据手册明明写着带宽有10MHz。再检查模型、电源、接地，全都没问题……最后发现，反馈电阻并联了一个没画出来的寄生电容（来自PCB走线），而这个0.3pF，在DC分析里完全隐身，在AC里却成了高频滚降的元凶。
这不是仿真不准，是你还没真正“读懂”Multisim中DC和AC这两把刀——它们不是并列选项，而是一把双刃剑：DC是锚点，AC是刻度；DC定生死，AC判快慢。
DC工作点：电路的“静态骨骼”，不是“稳态快照”
很多人把.OP理解成“看看电压电流是多少”，这没错，但太浅了。它其实是Multisim在告诉你：这个电路此刻能不能活下来。
比如你设计一个共射BJT放大器，基极只接一个上拉电阻，没下拉、没发射极电阻、也没旁路电容——.OP运行失败，报错floating node at base。这不是软件bug，是电路在说：“我没地方泄放电荷，没法建立确定的VBE，你让我怎么工作？”
这时候DC分析暴露的，是拓扑级缺陷，不是参数调校问题。
再比如LDO的使能脚（EN）悬空。.OP可能算出VEN=0V，芯片关断；但如果你没意识到EN引脚内部有弱上拉/下拉（很多LDO datasheet小字注明“EN internal pull-down 1MΩ”），那仿真就永远卡在错误起点。DC结果是否可信，取决于你对器件真实物理行为的理解深度，而不只是网表有没有语法错误。
关键配置细节，决定DC是否“说得算”
.OP .TEMP 85 ; 别默认25°C！高温下Vbe下降，Ic翻倍很常见 .IC V(out)=2.4 ; 施密特触发器、比较器等多稳态电路必须手动“指路” .DC Vcc 4.5 5.5 0.05 ; 扫描供电变化，看Q点漂移斜率——这是LDO压差裕量的雏形.TEMP不是可选项：BJT的β值在85°C时可能比25°C低40%，MOSFET的Vth漂移达−10mV/°C。不设温度，DC就是温控实验室里的室温快照，不是工业现场的生存报告。.IC不是“锦上添花”：运放输入失调电压±5mV，可能导致输出饱和；比较器无初始条件，DC求解器可能收敛到任意一个稳态——.IC是给算法一个“记忆起点”，不是魔法咒语。.DC扫描不是炫技：当你看到Vout随Vcc从4.7V跳变到2.1V，你就该警觉：这可能是LDO内部带隙基准启动失败，或运放已进入轨到轨限幅区。
💡经验之谈：如果
.OP收敛但结果看起来“太干净”（比如所有节点电压都是整数、所有电流精确到小数点后6位），反而要怀疑——是不是漏掉了关键非线性元件？比如把MOSFET当成了理想开关，或者忘了二极管的反向漏电流模型？
AC分析：不是“加个正弦波就行”，而是“在Q点切一刀做线性近似”
AC分析最常被误解的一点是：以为只要.OP成功，.AC就自动靠谱。错。它真正的前提不是“DC收敛”，而是“DC收敛在一个物理合理、小信号有效的Q点上”。
举个典型反例：一个MOSFET源极跟随器，你为了增大输出摆幅，把偏置设得极低——VGS=1.05V，Vth=1.0V，ID≈10μA。.OP能算出结果，但AC分析中，gm=∂ID/∂VGS在这个区域只有几十μS，远低于器件手册标称的10mS。结果就是：AC显示增益仅0.1，而实测在同样偏置下，大信号驱动时仍有0.8的跟随能力。不是仿真错了，是你选的Q点根本不在小信号模型的有效域内。
所以AC分析的第一步，永远不是点“运行”，而是打开DC结果窗口，盯着这几个关键量：
| 器件 | 必查参数 | 安全区间 | 风险提示 |
|---|---|---|---|
| BJT | VCE, IC | VCE> 1V, IC> 10×ICEO | VCE<0.3V → 饱和区，gm坍塌 |
| MOSFET | VGS−Vth, VDS | (VGS−Vth) > 0.2V, VDS> 0.1V | 进入亚阈值区，跨导非线性强 |
| 运放 | VOUT, IOUT | 距正负轨>1.5V, | IOUT |
AC配置的实战陷阱，比手册写得更狠
.OP .AC DEC 20 10 1MEG ; 十倍频程，20点/dec —— 听起来很细？ .PRINT AC VM(in) VM(out) VP(out) + IM(Vsrc) ; 加上激励源电流，算输入阻抗Zin = VM(in)/IM(Vsrc)DEC 20≠ 高精度：它只保证每十倍频程采20点，但在谐振峰附近（如LC滤波器f0=100kHz），若峰宽仅2kHz，20点/dec意味着每100kHz才5个点——峰值直接被漏掉。此时必须切到LIN模式：.AC LIN 1000 95k 105k。.PRINT漏掉IM(Vsrc)？你就永远不知道输入阻抗怎么变。很多EMI滤波器失效，根源不是插入损耗，而是输入阻抗失配导致反射——而这个，只能靠VM/IM自己算。- 忘记
.PROBE？别急着截图。Multisim的.PROBE指令会强制保存所有中间变量，包括隐藏节点电压（如MOSFET的V(gs)、V(ds)）。没有它，你连器件自身的小信号端口都看不到。
⚠️血泪教训：某次调试一个2MHz开关电源环路，AC扫到100kHz一切正常，但实测一上电就振荡。后来发现：
.AC默认只扫到1MHz，而实际振荡频率在2.3MHz——AC频段必须覆盖预期不稳定频率的1.5倍以上，否则等于闭眼开车。
Class-AB音频放大器案例：DC与AC如何真正咬合
我们来看一个真实设计场景：用OPA1611搭一个±15V供电的反相放大器，目标增益−10，通带20Hz–20kHz，THD+N < 0.001%。
第一步：DC不是“确认电压”，而是“验证工作区安全边界”
- 运行
.OP，不只看VOUT=0V（因为输入接地），更要查： - OPA1611输出级晶体管VCE：是否>1.2V？否则输出级进入饱和，大信号压摆率骤降；
- 反馈网络功耗：10kΩ反馈电阻流过1mA，功率10mW——够，但若换成100Ω，就成1W，PCB铜箔要烧；
- 输入偏置电流路径：OPA1611 IB=1.3pA，若同相端悬空，VOS漂移可达毫伏级——DC会显示VOUT≠0，这就是线索。
第二步：AC不是“画个波特图”，而是“在Q点上做应力测试”
- 设
V<sub>IN</sub>为1V AC源，.AC DEC 100 10 100k（百点/dec，覆盖音频全带宽）； - 不只导出
V(out)/V(in)，还要加：
```spice
.PRINT AC VM(n_in) VM(n_fb) VM(n_out) - VR(Rf) VI(Rf) ; 看反馈电阻两端压降和电流，验证其是否始终在线性区
``` - 发现20kHz处增益跌落？别急着换运放。先查
VR(Rf)——如果它在20kHz时已接近运放压摆率极限（OPA1611 SR=50V/μs），说明不是带宽不够，而是大信号瞬态响应拖了后腿，这时AC分析的“小信号”假设已失效。
第三步：交叉验证——DC的“点”与AC的“面”必须自洽
| 检查项 | DC提供什么 | AC验证什么 | 不一致意味着什么 |
|---|---|---|---|
| 输出摆幅 | VOUT静态值=0V，距轨余量=14.2V | 小信号增益在10Vpp输入下仍线性 | 若AC中10Vpp已削波，说明DC的“静态0V”掩盖了大信号不对称 |
| 热稳定性 | .STEP TEMP 25 85 10+.OP→ VOUT漂移0.8mV/°C | 同温度步进下AC增益变化≤0.02dB/°C | 若AC增益漂移超标，说明gm热系数未被补偿，需改偏置结构 |
| 电源噪声抑制 | DC中LDO输出=5.000V | AC中注入100mV纹波，测VOUT纹波≤10μV | 若实测纹波超标，DC的“理想电压源”假设崩塌，必须换PSRR模型 |
这才是DC与AC的协同：DC划出安全区，AC在里面跑极限测试；DC告诉你“能活”，AC告诉你“能活多久、跑多快、扛多猛”。
工程现场的三个硬核技巧
技巧1：用DC扫描代替AC，快速定位主极点
想粗略知道一个RC低通的转折频率？不用跑完整AC。.DC Vsrc 0 1 0.01配合.STEP TEMP，再用.MEAS提取-3dB点——更快、更稳定。尤其适合含大量非线性器件的混合信号电路。
技巧2：AC中“偷看”器件小信号参数
Multisim不直接显示gm，但你可以：
- 在AC结果中选节点V(gate)和V(source)，计算V(gs) = V(gate)-V(source)；
- 再选I(M1)（MOSFET漏极电流），用.MEAS命令：.MEAS AC Gm FIND I(M1) WHEN V(gs)=0.1
这就得到了Vgs=0.1V时的跨导——比查手册更贴近你的实际Q点。
技巧3：DC+AC联合诊断“诡异振荡”
某LDO在负载突变时振荡，但AC显示相位裕度45°。这时：
- 先.TRAN跑1ms瞬态，捕获振荡波形；
- 在振荡起始点暂停，用.OP抓此时的DC工作点；
- 用该DC点为起点，跑.AC，但频段扩展至振荡频率×3；
- 对比原DC点AC与振荡DC点AC——你会发现：振荡时的gm、ro已大幅偏移，原设计的PM评估完全失效。
DC分析是电路的呼吸，AC分析是它的心跳。
呼吸停了，心跳毫无意义；心跳乱了，呼吸再稳也撑不了多久。
在Multisim里，.OP和.AC从来不是两个按钮，而是一个动作的两面：按下之前，你得想清楚——这一刀，是切在生存线上，还是切在性能边界上？
如果你正在调试一个死活不收敛的DC，或者AC结果总和实测差那么一点，欢迎在评论区贴出你的网表片段和问题现象——我们可以一起，把它从“仿真不准”，变成“设计更准”。
