Altium Designer实战指南：AD20 DRC规则配置全解析，从避坑到精通
你有没有遇到过这样的情况？PCB打样回来，焊上芯片一通电，板子直接冒烟——查了半天发现是电源和地短路了。或者更糟的是，功能看似正常，但高速信号时好时坏，调试几周都找不到根源。
别急，这多半不是你的布线技术问题，而是设计规则检查（DRC）没用对。
在Altium Designer里，DRC从来不只是“最后走一遍”的形式主义流程。它应该像一位24小时在线的资深工程师，站在你肩膀上看每一根走线、每一个焊盘，随时提醒：“喂，这里要出事！”
今天我们就来彻底拆解AD20中的DRC系统，不讲套话，不说官文，只讲你在实际项目中真正会用到的配置逻辑、关键细节和那些只有踩过坑才知道的“潜规则”。
DRC到底是什么？别再把它当“事后诸葛亮”
先说清楚一件事：DRC不是等你画完板子才运行的一次性检查工具。如果你这么用，那确实只能算个“事后诸葛亮”。真正的高手，早就把DRC变成了实时设计助手。
它干的是三件事：
- 防短路：比如VCC和GND走得太近，还没打孔就红了；
- 保连通：某个网络明明该连上，结果漏了一段，DRC立刻报错；
- 控质量：差分线长度差了多少？电源线够不够粗？这些都可以让它提前预警。
它的底层原理其实很简单：
- 读取你的网络表（Netlist），知道哪些引脚该连在一起；
- 扫描所有物理对象（走线、焊盘、过孔），做几何与拓扑分析；
- 对照你设定的规则，找出不符合的地方，高亮+提示。
听起来像质检员？没错，但它可以比人眼快十倍，而且不会走神。
AD20的DRC体系结构：十大类规则，五类必须掌握
打开Design → Rules，你会看到一个庞大的规则树。总共10大类，上百个子项。但我们日常真正高频使用的，其实就下面这五个模块：
| 规则组 | 核心用途 |
|---|---|
| Electrical | 防电气错误（短路/开路） |
| Routing | 控制走线参数（宽/层/角） |
| SMT | 贴片工艺可靠性保障 |
| Plane | 内电层连接管理 |
| High Speed | 高速信号完整性控制 |
其他如Manufacturing、Testpoint等虽然有用，但在大多数中小项目中优先级较低。我们先聚焦最关键的这五个。
一、Electrical规则：守住电路安全的第一道防线
这个类别是你打开DRC后必须开启的部分。它不涉及美观或性能，只管一件事：别让板子烧了。
关键检查项详解
✅ Short-Circuit（短路检测）
- 作用：禁止不同网络之间发生电气连接。
- 典型场景：VCC和GND走线靠太近，DRC会立即标红。
- 建议设置：始终启用。除非你在做特殊测试板。
⚠️ 坑点提醒：有时候手动铺铜没割干净，两个网络被铜皮连上了，肉眼看不出来，但DRC能抓出来。
✅ Un-Routed Net（未布线网络）
- 作用：检查是否有网络尚未完成连接。
- 工作方式：结合原理图导入的Netlist进行比对。
- 实战价值：同步完原理图后第一时间跑一次DRC，就能发现有没有引脚忘记连线。
✅ Floating Input (悬空输入)
- 作用：标记未连接的输入引脚（如MCU GPIO设为输入但没接任何东西）。
- 风险：可能导致功耗异常或误触发中断。
- 处理建议：对于确定不用的引脚，明确接地或上拉，避免浮空。
❌ Allow Routing Loops（允许环形布线）
- 默认关闭。环形布线容易引起天线效应，增加EMI风险，一般不推荐。
🛠 小技巧：右键点击某条报错信息 → “Jump to Violation”，可直接跳转到问题位置。
二、Routing规则：走线质量的核心控制器
如果说Electrical是保命规则，那Routing就是决定板子能不能稳定工作的关键。
1. Width（线宽控制）
这是最基础也最重要的规则之一。
条件表达式示例： NetClass('Power') → Min=0.5mm, Preferred=1.0mm, Max=2.0mm Net='CLK_50MHz' → Width=0.2mm All → Default=0.15mm- 原则：电流越大，线越粗。通常1A电流对应约1mm线宽（基于IPC-2221标准）。
- 经验法则：
- 普通信号线：0.15~0.2mm
- 电源线（<500mA）：≥0.3mm
- 大电流路径（如电机驱动）：≥1.0mm，必要时走铜皮
💡 提示：可以用“Interactive Routing”时按Tab键临时修改线宽，但最终仍需通过DRC确保符合规则。
2. Routing Layers（布线层限制）
防止某些网络误入禁布区。
- 示例：晶振信号只允许在Top Layer布线，避免穿越内层造成干扰。
- 设置方法：在规则中指定可用层，其余层自动禁用。
3. Via Style（过孔样式）
控制过孔直径与反焊盘大小。
- 工厂能力参考：
- 最小机械孔：0.3mm（12mil）
- 最小盲孔：0.15mm（6mil）
- 建议设置Clearance ≥ 8mil，Thermal Relief宽度≥10mil
4. Routing Corners（拐角控制）
- 推荐使用45°或圆弧拐角，避免90°直角（可能引发EMI）。
- 可设置最小弯曲半径，防止锐角出现。
三、SMT规则：贴片良率的生命线
很多工程师忽略这一块，直到贴片厂告诉你：“你们这块板回流焊后有20%的0402电阻立起来了。”
这就是典型的“墓碑效应”（Tombstoning），而SMT规则就是为了预防这类问题。
关键规则说明
| 规则名称 | 含义 | 推荐值 |
|---|---|---|
| SMD To Corner Clearance | SMD焊盘到走线拐角距离 | ≥0.25mm |
| SMD Neck-Down Width | 焊盘与走线连接处细颈宽度 | ≥0.1mm |
| Silk to SMD Paste Mask | 丝印与锡膏开窗间距 | ≥0.15mm |
实战建议
- 使用0201或01005元件时，务必收紧SMT规则阈值；
- 若钢网做了减薄处理（如0.1mm厚度），应适当放宽Paste Mask相关规则；
- 禁止丝印覆盖焊盘——这是贴片机识别失败的常见原因！
四、Plane规则：多层板电源/地平面的灵魂
四层及以上板卡几乎都会用到内电层（Internal Plane）。这时候Plane规则就成了核心配置项。
1. Power Plane Connect Style（连接方式）
有两种模式：
-Direct Connect：直接连接，阻抗低，散热好；
-Relief Connect（十字花连接）：通过四根细铜桥连接，热阻大，利于焊接。
✅强烈建议使用Relief Connect！尤其是在波峰焊或手工焊接时，否则容易因散热太快导致虚焊。
2. Power Plane Clearance（隔离间距）
定义非同一网络对象与平面之间的最小距离。
- 通用值：≥8mil（0.2mm）
- 高压区域：≥15mil以上（根据耐压要求调整）
3. Connect Presurfacing（预清除）
勾选后，在铺铜前自动移除障碍物（如不需要连接的过孔），避免人工遗漏。
五、High Speed规则：高速信号稳定的定海神针
当你设计USB、DDR、HDMI这类接口时，光看“连上了”远远不够，还得保证信号质量达标。
核心规则一览
1. Matched Net Lengths（等长控制）
用于并行总线（如地址线、数据线）保持时序同步。
设置方式：
plaintext Net Class: DDR_ADDR → Tolerance = ±0.2mm Net Class: DDR_DATA → Tolerance = ±0.1mm实现手段：使用Altium的Interactive Length Tuning功能添加蛇形走线（Accordion）。
2. Differential Pairs（差分对）
- 定义差分阻抗（如USB 90Ω±10%，以太网100Ω）；
- 控制走线间距（Coupling Distance）和匹配长度；
- 支持边沿耦合（Edge-Coupled）或宽面耦合（Broadside-Coupled）。
🎯 经验值：USB 2.0差分对长度差 ≤ 0.5mm 即可；千兆以太网建议 ≤ 0.1mm。
3. Parallel Segment Length（平行段长度）
平行走线越长，串扰越严重。可通过此规则限制相邻信号间的平行长度。
- 建议：敏感信号间平行段 < 5mm；
- 可配合“Hatched Plane”或地线隔离。
典型应用场景：嵌入式主控板DRC实战
假设我们要做一个STM32 + SDRAM + USB + 电源管理的四层板：
| 层别 | 功能 |
|---|---|
| Top Layer | 主要信号走线 & 元件布局 |
| Inner Layer 1 | GND 平面 |
| Inner Layer 2 | VCC 平面 |
| Bottom Layer | 辅助信号 & 调试接口 |
DRC配置策略
初始加载模板
导入公司标准.rul文件，包含通用工艺约束（线宽/间距/过孔等）。同步原理图后立即运行DRC
检查是否有未连接引脚、网络命名错误等问题。布局阶段开启Online DRC
- 启用电气短路检测；
- 开启SMT间距检查，防止0805电阻贴歪压到走线。布线阶段逐步启用高级规则
- 先放开High Speed等长容差，完成主干连接；
- 再收紧规则，进行精细化调参。最终验证执行Full Batch DRC
- 输出Violation Report，提交评审；
- 所有问题闭环后再输出Gerber。
曾经踩过的坑：一个USB通信失败的真实案例
有一次我做的开发板USB老是枚举失败，有时能识别，有时不能。
排查思路如下：
- 查电源：3.3V稳定，纹波小；
- 查接线：DM/DP走线尽量靠近，包地处理；
- 最后运行High Speed DRC → 发现DM和DP长度差达1.2mm！
标准要求是±0.15mm以内，这已经严重超标。
解决方案：
- 使用Tools → Interactive Length Tuning；
- 在较短的一根线上添加蛇形走线；
- 重新测量长度差降至0.1mm以内；
- 重打板后USB通信完全正常。
🔍 这个案例告诉我们：高速信号的问题，往往藏在你看不见的地方。而DRC就是帮你“看见”的眼睛。
高阶技巧：让DRC真正为你所用
1. 规则优先级管理
Altium支持多条规则作用于同一对象，系统按优先级顺序判断生效哪一条。
- 原则：具体 > 泛化
- 示例：
- Rule 1: All Nets → Width = 0.15mm （默认）
- Rule 2: Net=’VCC_5V’ → Width = 1.0mm （优先级更高）
确保高优先级规则排在前面，否则会被低优先级覆盖！
2. 分阶段启用DRC
不要一开始就上全套严苛规则。建议分步走：
| 阶段 | 启用规则 |
|---|---|
| 初期布局 | Electrical + SMT |
| 主干布线 | Add Routing Rules |
| 高速布线 | Enable High Speed Rules |
| 最终验证 | Full DRC + Manufacturing Checks |
这样既能保证效率，又不至于被一堆警告淹没。
3. 与PCB厂协同设定阈值
拿到嘉立创、华秋或深南的工艺文档后，第一时间更新DRC规则：
- 最小线宽/间距：6/6mil？还是5/5mil？
- 过孔最小孔径：0.3mm or 0.25mm？
- 是否支持盲埋孔？
把这些参数写进DRC，等于提前规避制造风险。
4. 版本化管理规则文件
将.rul文件纳入Git/SVN管理：
/project/rules/ ├── ad20_default.rul ├── high_speed_ddr.rul └── power_board.rul团队共享同一套标准，新人也能快速上手。
写在最后：DRC不是工具，是一种设计哲学
很多人学完EDA软件，只会拉线、放孔、铺铜。但真正拉开差距的，是那种未动手指先想规则的设计思维。
一个好的DRC配置，意味着：
- 你在画第一根线之前，就想好了电源怎么走；
- 你在放第一个电阻时，就知道它会不会影响贴片；
- 你在连差分对时，心里已经有数：长度差不能超过多少。
这才是专业和业余的区别。
所以，下次打开AD20的时候，别急着开始布线。先花十分钟，认真配置一遍DRC。你会发现，整个设计过程变得清晰、可控，甚至有点“爽”。
毕竟，谁不想做一个“一次成功”的工程师呢？
如果你正在做某个具体项目，欢迎留言交流你的DRC配置方案，我们可以一起优化。
