超低温漂带隙基准电路设计，高电源抑制比，低功耗 ppm：2.4 psrr：90dB 电流：14.47uA 1.带设计文档PDF，有推导过程和调试过程，以及仿真设置 2.带工艺库打包，可以提供虚拟机和cadence618，包安装调试 3.过程截图和电路截图都有，白底 关联词：cadence电路设计，带隙基准，bandgap，低温漂
在现代集成电路设计领域，带隙基准电路（Bandgap）就如同电路系统的“稳定器”，为整个电路提供精确且稳定的参考电压。而超低温漂、高电源抑制比（PSRR）以及低功耗的带隙基准电路设计更是备受关注，今天就来和大家详细聊聊我最近完成的一款这样的设计。
一、关键指标亮眼
先看看这款电路的几个关键指标：
- 温度系数（ppm）：达到了2.4ppm，这意味着电路受温度影响极小，能在不同温度环境下保持极高的稳定性。
- 电源抑制比（PSRR）：高达90dB，表明电路对电源噪声有很强的抑制能力，能有效减少电源波动对输出基准电压的干扰。
- 工作电流：仅14.47uA，低功耗特性显著，非常适合对功耗敏感的应用场景，比如便携式设备等。
二、Cadence电路设计实战
我使用Cadence 618进行电路设计，Cadence作为行业内广泛使用的设计工具，功能强大且全面。下面给大家展示一些关键的代码片段（这里以简单的示意代码为例，实际设计会复杂得多）。
module bandgap ( input wire clk, input wire rst_n, output reg [15:0] v_ref ); // 一些内部信号定义 reg [7:0] temp_sense; reg [7:0] bias_curr; // 温度传感部分 always @(posedge clk or negedge rst_n) begin if (!rst_n) begin temp_sense <= 8'b0; end else begin // 这里简单模拟温度传感，实际会连接温度传感器电路 temp_sense <= temp_sense + 1; end end // 偏置电流生成部分 always @(posedge clk or negedge rst_n) begin if (!rst_n) begin bias_curr <= 8'b0; end else begin // 根据温度传感等因素生成偏置电流 bias_curr <= temp_sense * 2; end end // 基准电压生成部分 always @(posedge clk or negedge rst_n) begin if (!rst_n) begin v_ref <= 16'b0; end else begin // 通过偏置电流等生成基准电压 v_ref <= bias_curr * 10; end end endmodule代码分析：
- 整个模块名为
bandgap，有clk时钟信号、rstn复位信号输入，以及vref基准电压输出。 tempsense和biascurr分别用于表示温度传感信号和偏置电流信号。在实际设计中，tempsense会连接到真正的温度传感器电路，这里简单模拟其随时间递增。biascurr根据temp_sense生成，实际中会更复杂地依赖于温度、工艺等因素。- 最后通过偏置电流生成基准电压
v_ref，实际设计里还会加入各种补偿机制来优化温度系数和电源抑制比。
三、设计文档 - 推导与调试过程
设计文档以PDF形式呈现，里面详细记录了整个电路的推导过程。从带隙基准电路的基本原理出发，逐步推导出满足我们所需指标的电路结构。例如，为了实现超低温漂，我们在传统带隙基准结构的基础上，加入了额外的温度补偿电路，通过精确计算补偿电阻和晶体管的参数，使得温度系数达到2.4ppm。
调试过程也记录得十分详细，从最初仿真出现的问题，比如电源抑制比达不到预期，到逐步排查出是某个电容参数设置不合理，通过调整电容值，最终使得PSRR达到90dB。
仿真设置方面，我们使用了Cadence自带的仿真工具，设置了不同的温度范围（ - 40℃到125℃）、电源电压范围（2.5V到3.3V），以全面测试电路在不同条件下的性能。
四、工艺库与安装调试支持
为了方便大家复用和进一步研究这个设计，我提供了工艺库打包。不仅如此，还可以提供虚拟机以及Cadence 618软件，并且包安装调试。这对于那些可能还没有搭建好设计环境的朋友来说，大大降低了门槛。
五、过程截图与电路截图
设计过程中的截图和最终的电路截图都有，并且都是白底，清晰明了。过程截图记录了从原理图绘制、版图设计到每一步仿真的结果，电路截图则直观展示了最终设计好的带隙基准电路结构。通过这些截图，大家可以更直观地了解整个设计过程。
总之，这款超低温漂带隙基准电路设计，无论是在指标上，还是在设计文档、环境支持等方面，都做了充分的准备，希望能给从事Cadence电路设计以及对带隙基准电路感兴趣的朋友们一些启发和帮助。如果你有任何问题，欢迎在评论区留言交流。
