杰理之硬件连接与物理层排查【篇】

核心：排除接线错误、接触不良、电源 / 接地问题

1. 信号线连接检查
   ◦ 核对 MCLK、LRCLK、SCLK、SDATA 的引脚连接是否与设计一致（主设备输出→从设备输入，避免接反）。
   ◦ 检查 SDATA 方向是否匹配场景：输出时主设备 SDATA 输出→CODEC SDATA 输入；输入时 CODEC SDATA 输出→主设备 SDATA 输入（部分 CODEC 分 SDIN/SDOUT 引脚，需区分）。
   ◦ 排查线路是否松动、虚焊（尤其高频时钟线 MCLK/SCLK，虚焊易导致信号丢失）。
2. 电源与接地检查
   ◦ 测量 CODEC 和主设备的供电电压（如 3.3V/5V）是否稳定，纹波是否过大（用示波器观察，纹波应 < 100mV）。
   ◦ 确认主设备与 CODEC 共地（GND 连接可靠），避免 “悬浮地” 导致的信号电平参考不一致（表现为杂音或数据错乱）。
3. 布线干扰排查
   ◦ 检查时钟线（MCLK/LRCLK/SCLK）是否与强干扰源（如电机、开关电源）并行布线，或长度过长）。
   ◦ 确认时钟线与数据线（SDATA）是否保持足够间距（至少 2 倍线宽），避免串扰（串扰会导致数据采样错误，表现为杂音）。