1. 中断优先级的本质：嵌入式系统中的事件调度机制
在嵌入式系统开发中，“中断”绝非简单的“打断执行流程”这一表层描述所能概括。它本质上是一套由硬件与固件协同构建的实时事件调度机制，其核心目标是在有限的CPU资源下，对来自外设的异步事件进行可预测、可配置、可管理的响应。而中断优先级，正是这套调度机制的决策中枢——它不决定“是否响应”，而是决定“何时响应”以及“以何种顺序响应”。
这种设计哲学源于真实世界的工程约束。以医疗场景类比：门诊医生无法同时处理所有病人，必须依据病情危重程度（紧急性）和就诊时间（时序性）建立响应策略。同理，STM32的NVIC（Nested Vectored Interrupt Controller）并非被动等待中断请求，而是主动依据预设的优先级规则，对涌入的中断请求进行仲裁、排序与调度。理解这一点是掌握中断编程的第一道门槛——脱离调度视角谈优先级，如同讨论交通规则却不提红绿灯的时序逻辑。
因此，中断优先级不是一组随意分配的数字，而是嵌入式系统实时性保障的基石。它直接决定了系统对关键事件（如电机过流保护、安全急停信号）的响应延迟上限，也影响着非关键任务（如LED状态更新）的执行时机。在工业控制、汽车电子等对确定性要求严苛的领域，错误的优先级配置可能导致灾难性后果：一个本应毫秒级响应的故障信号被低优先级通信中断阻塞，最终引发设备损坏。
2. STM32 NVIC优先级编码：4位二进制的精妙分治
STM32系列微控制器采用ARM Cortex-M内核，其NVIC模块为每个可屏蔽中断分配了4位（bit）优先级寄存器（IP
