news 2026/7/12 15:17:54

译码器学习

作者头像

张小明

前端开发工程师

1.2k 24
文章封面图
译码器学习

https://mp.weixin.qq.com/s/rhFpVGbRpzpjevP7I4a7oQhttps://mp.weixin.qq.com/s/rhFpVGbRpzpjevP7I4a7oQ

进制转换

十进制→二进制

  1. 利用“短除法”来列出这一计算过程

2 | 46 -> 0 ^ 低位 +---- | 2 | 23 -> 1 | +---- | 2 | 11 -> 1 | +---- | 2 | 5 -> 1 | +---- | 2 | 2 -> 0 | +---- | 2 | 1 -> 1 | 高位 +---- 0 (商为0, 结束) # 0b101110

二进制→十六进制

因为1位十六进制数可以用4位二进制数表示,所以二进制到十六进制之间的转换是很方便的

  • 从右到左每4位分成一组,高位不足4位时补0

1011 1110 1110 1111 | | | | b e e f # 0xbeef

译码器

1. 什么是译码器?

本质:将编码信号→唯一输出/动作的映射转换装置

2. 在Logisim中用门电路搭建一个2-4译码器

2-4译码器即2位输入A1A0,4位输出Y3Y2Y1Y0

输入编码(A₁A₀)触发的输出逻辑表达式
00Y₀ = 1Y0=~A1⋅~A0
01Y₁ = 1Y1=~A1⋅A0
10Y₂ = 1Y2=A1⋅~A0
11Y₃ = 1Y3=A1⋅A0

实现出来大概是这样:

3. 实质上在我们常常说的寻址操作中,本质上就是通过N选1译码器将地址转换成一组选择信号,后续通过这组选择信号选出目标数据

版权声明: 本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若内容造成侵权/违法违规/事实不符,请联系邮箱:809451989@qq.com进行投诉反馈,一经查实,立即删除!
网站建设 2026/7/7 11:21:38

PCIe高速信号布线:PCB Layout项目应用解析

PCIe高速信号布线实战:从理论到落地的PCB设计全解析最近在调试一块服务器主板时,遇到了一个典型的PCIe Gen4误码问题——眼图几乎闭合,BER(误码率)远超容限。经过三天排查,最终发现根源竟然是差分对跨了电源…

作者头像 李华
网站建设 2026/7/1 13:10:46

PyGithub用法详解

PyGithub 是 Python 生态中最主流、功能最完整的 GitHub API 客户端库,它对 GitHub REST API v3(官方当前稳定版)进行了全面封装,提供面向对象的接口,让开发者能以自然、简洁的方式操作 GitHub 上的资源(如…

作者头像 李华
网站建设 2026/6/30 14:28:01

Proteus中步进电机驱动电路与51单片机协同设计解析

51单片机ULN2003驱动步进电机:从Proteus仿真到实战的完整闭环你有没有过这样的经历?为了调通一个步进电机,焊了一块板子,结果一上电,电机抖了几下就停了。查电源、换驱动、重烧程序……折腾半天才发现是相序接反了。这…

作者头像 李华
网站建设 2026/7/5 11:29:59

vivado除法器ip核使用入门:操作指南详解

FPGA除法运算的正确打开方式:Vivado除法器IP核实战指南在FPGA设计中,加法和乘法几乎可以“免费”实现——现代逻辑单元天生就擅长这类操作。但一旦遇到除法,很多新手工程师立刻陷入困境:手写状态机效率低、时序难收敛;…

作者头像 李华