一、非流水线设计中的II和latency
在非pipiline设计中，C/RTL协同仿真的ap_start和ap_done之间的
时间为Latency，II=Latecy + 1;因为设计会在所
有操作完成 1 个周期后读取新输入。非流水线设计中，当前一轮
的传输事务完成之后才能启动下一轮的传输事务。
二、流水线设计中的II和latency
在流水线设计中，设计可能在第一项传输事务完成之前读取新输入；；
在流水线设计中，在传输事务完成之前可能存在多次ap_start和ap_ready的
拉高和拉低。
在此情况下，C/RTL 协同仿真会测量数据输入值与数据输出值之间的周期数作为时延。II 是
ap_ready 信号之间的周期数，设计会使用该值来请求新输入。
三、为何你的设计中的报告II始终为NA？
II 是ap_ready 信号之间的周期数，设计会使用该值来请求新输入。如果你的设计只是对单独的一次传输进行仿真，
比如一帧图像仿真，那么就会存在II始终为NA
如果你想看到Interval不再显示NA，那么你需要进行多轮仿真才行，单轮仿真是没办法看到II的。
四、多次仿真的结果
多次激励处理后的结果
