1.概述
由于 FPGA 所实现功能的复杂性，若在项目实施过程中独立开发所有的功能模块，开发任务繁重、工作量大，而且自我开发的功能模块的正确性得不到保证，需经过长时间测试，影响产品的上市时间。在产品设计和开发过程中，采用成熟且已验证正确的 FPGA 设计成果，将别人成熟的设计集成到自己的 FPGA 设计中，可大大加快开发过程。由于采用的 FPGA 功能设计已经过验证，所以可以减少开发过程中的调试时间。
IP（Intelligent Property）核（IP Core）是具有知识产权的集成电路芯核，是经过反复验证过的，具有特定功能的宏模块，与芯片制造工艺无关，可以移植到不同的半导体工艺中。
IP 核设计的主要特点是可重复使用已有的设计模块，缩短设计时间，减少设计风险。在保证 IP 核功能和性能经过验证，且合乎相应指标的前提下，FPGA 生产厂商和第三方公司都可提供 IP 核。IP 核可作为独立设计的成果被交换、转让和销售，FPGA 生产厂商可将 IP 核集成到开发工具中免费提供给开发者使用，或以 LICENSE 方式有偿提供给开发人员。第三方公司设计 IP 核，直接有偿转让给 FPGA 生产厂商或销售给开发者。随着 FPGA 资源规模的不断增加，可实现的系统越来越复杂，采用集成 IP Core 完成 FPGA 设计已成为发展趋势。
2.IP核分类
IP 核模块有行为、结构和物理三级不同程度的设计，根据描述功能行为的不同分为三类，即软核（Soft IP Core）、完成结构描述的固核（Firm IP Core）和基于物理描述并经过工艺验证的硬核（Hard IP Core）。
- 软核（Soft IP Core）软核通常是以 HDL 文本形式提交给用户，它经过 RTL 级设计优化和功能验证，但代码中不涉及任何具体的物理信息。软核在 FPGA 设计中指的是对电路的硬件语言描述，包括逻辑描述、网表和帮助文档等。软核都经过功能仿真，用户可以综合出正确的门电路级设计网表，在此基础上经过布局布线即可使用。软核的优点是与物理器件无关，可移植性强，使用范围广；软核的缺点是在新的物理器件下，使用的正确性不能完全保证，在后续使用过程中存在错误的可能性，有一定的设计风险。目前软核是 IP 核应用最广泛的形式。
- 固核（Firm IP Core）固核在 EDA 设计领域指的是带有平面规划信息的网表，介于软核和硬核之间。在 FPGA 设计中可认为固核是带布局规划的软核，通常以 RTL 代码和对应具体工艺网表的混合形式提供。固核不但完成了软核所有的设计，而且完成了门级电路综合和时序仿真等设计环节。相对于软核，固核设计的灵活性和使用范围稍差，但在可靠性上有较大提高。
- 硬核（Hard IP Core）硬核是基于半导体工艺的物理设计，已有固定的拓扑布局和具体工艺，并已经过工艺验证，具有可保证的性能。硬核提供给用户的形式是电路物理结构掩模版图和全套工艺文件，是可以拿来就用的全套技术，设计人员不能对其修改。硬核在使用过程中与具体的 FPGA 绑定，且有一些只在部分 FPGA 中提供，因此硬核相对软核的使用范围较窄。由于硬核集成在 FPGA 中，类似于使用 ASIC，所以硬核的性能较高，可以满足高性能的计算和通信需求。
