图像传感器时钟频率计算与控制详解
在图像传感器的应用中，时钟频率的计算和控制至关重要，它直接影响着图像数据的传输和处理效率。下面将详细介绍不同数据速率、不同PHY类型下的时钟频率计算方法，以及相关的控制寄存器。
1. 不同数据速率和PHY类型下的时钟频率示例
在 per - Lane 模式下，主机可以对图像传感器的 Lane 频率进行编程，从而提高总链路速度。以下分别从单数据速率、双数据速率以及 op_sys_clk_freq_mhz 双数据速率和 op_pix_clk_freq_mhz 单数据速率三种情况，结合 D - PHY 和 C - PHY 进行详细说明。
1.1 单数据速率
- D - PHY：当使用 2 条 CSI - 2 数据 Lane，每条 Lane 运行速度为 2 Gbit/s，且图像传感器支持 4 条 OP Lane 时，op_sys_clk_freq_mhz 被编程为 2 GHz。CSI - 2 时钟 Lane 的切换频率为 1 GHz，总链路速度达到 4 Gbit/s。op_pix_clk_freq_mhz 的计算公式为
op_sys_clk_freq_mhz / ((number of OP Lanes * bits per pixel / number of CSI - 2 data Lanes) / L)。对于 RAW10（10 位/像素），L = 1，计算得出 op_pix_clk_freq_mhz 为 100 MHz，每条 OP Lane 的数据速率为 100 Mpix/s；对于 RAW20（20 位/像素），op_pix_clk_freq_
