PCB布线不是画线，是构建电磁环境：一位十年硬件老兵的实战手记
去年冬天调试一块Xilinx Kria KV260载板时，我盯着示波器上跳动的DDR4 DQ信号发了半小时呆——眼图几乎闭合，VDDQ纹波峰值冲到145 mVpp。原理图没问题，器件选型合规，仿真报告也“绿色通过”。直到用热成像仪扫过PCB背面，才在几颗去耦电容焊盘下方发现异常温升：原来它们被布在了电源平面的“孤岛”边缘，回流路径被迫绕行37 mm，等效电感直接拉高了12 nH。
那一刻我意识到：所有完美的仿真，都建立在对物理现实的敬畏之上。
而PCB布线，正是这种敬畏最具体的落点。
你真正需要理解的五件事，不是规则，是因果
很多工程师把布线手册当《交通法规》来背：红灯停、绿灯行、斑马线要走直……但真实世界里，一辆失控的卡车不会因为你记得“黄灯亮起应减速”就停下。同样，一个谐振在12.5 GHz的过孔stub，也不会因为你的设计文档写着“符合IPC-2221B”就自动消失。
下面这五件事，是我踩过三十多块高速板、重投过七次光罩后，刻进肌肉记忆里的物理因果链：
▶ 走线长度 ≠ 几何距离，而是“时间延迟发生器”
新手常问：“USB 3.0差分对长度匹配为什么要求±5 ps？”
答案不在布线软件的帮助文档里，而在信号上升沿与传播速度的博弈中。
FR4板材中，信号传播速度约15 cm/ns（≈6 in/ns）。换算一下：
- 5 ps ≈ 0.075 mm（75 μm）
- 但实际布线中，我们用mil（千分之一英寸）为单位：1 mil = 25.4 μm → 5 ps ≈3 mil
所以“±5 ps”本质是在说：正负两线到达接收端的时间差不能超过信号上升沿的1/10。一旦超标，数据采样点就会落在信号跳变的模糊区——这不是“可能出错”，而是“必然误判”。
