Content
- 一、系统与单元（宏观层级）
- 二、封装载体与基板（中间层）
- 三、连接与互连结构（物理接口）
- 四、仿真与电气专有概念
一、系统与单元（宏观层级）
PCB（印刷电路板）
- 定义：由绝缘基板（FR4树脂玻纤）和铜箔布线构成的宏观板子。
- 位置：电子系统最底层，所有模组的最终底座。
- 用处：机械支撑各元器件，并通过铜线实现宏观电气互连。热膨胀系数（CTE≈14~17）与硅差异巨大，散热极差（常作绝热边界）。
SiP（系统级封装）
- 定义：将多个不同功能的裸片（逻辑、存储、MEMS、无源元件）集成在同一个封装体内的成品技术。
- 结构：多个Chiplet并排/堆叠于同一Substrate上，通过键合或倒装互连，外部塑封为标准BGA外观。
- 用处：实现异质集成，缩短互连距离，减小PCB占用面积。本质区别：Chiplet是“零件”，SiP是“成品模组”。
Chiplet（芯粒）
- 定义：单一功能的未封装晶粒（硅裸片）。
- 特征：可拆分大型SoC，各芯粒可采用不同制程工艺。
- 位置：封装内部，通过Bump倒扣于Interposer或Substrate上。
- 用处：提升良率、降低成本、复用IP。先进封装中的核心“功能建筑”。
二、封装载体与基板（中间层）
Interposer（中介层）
- 定义：位于Chiplet与Substrate之间的薄硅片或玻璃片。
- 结构：内部含TSV，表面含RDL。
- 用处：高密度异质集成（细间距I/O互连），将信号通过RDL局部互连后经TSV垂直下传；作为应力缓冲层，缓解硅（CTE≈2.6）与有机基板（CTE≈15）的热失配。
Substrate（封装基板）
- 定义：封装体内的有机多层电路板（BT树脂或ABF膜）。
- 位置：Interposer下方，PCB上方（封装外壳内部）。
- 结构：多层树脂绝缘层+铜箔布线，线宽约10~40μm。
- 用处：承上启下，将Interposer引出的细间距信号扇出为较宽间距（BGA阵列间距），提供机械支撑与部分散热。
三、连接与互连结构（物理接口）
TSV（硅通孔）
- 定义：垂直贯穿硅衬底（或中介层）的微小导电孔。
- 结构：内至外为导电层（铜）→种子层→阻挡层→绝缘层。
- 位置：2.5D位于Interposer中；3D贯穿芯片本身。
- 用处：实现芯片/基板间垂直互连（如HBM堆叠），缩短信号路径、降低功耗延迟。
Via（通孔）/ TXV（晶圆衬底通孔）
- 定义（狭义芯片内部）：芯片后端金属层之间的垂直连接孔（“楼梯”），连接相邻金属层线路。
- 定义（广义晶圆级）：垂直贯穿整个晶圆衬底的孔，称为TXV（Through X Via），按材料分TSV（硅）或TGV（玻璃）。
Bump（凸点）
- 定义：生长在芯片焊盘上的微型金属凸起。
- 类型：焊料凸点（Sn-Ag-Cu）、铜柱凸点、金凸点。
- 位置：芯片Pad上，Interposer/基板之间的接口。
- 用处：三重功能——电气互连、机械支撑、导热散热。核心是“以点代线”。
BGA（球栅阵列）
- 定义：封装体底部呈阵列排布的球形焊料合金球（Sn-Ag-Cu）。
- 位置：Substrate底部，封装与PCB之间。
- 用处：封装模组与PCB之间唯一的外部电气与机械界面，承担信号/电源传输与抗剪切应力（力学仿真重点关注断裂）。
RDL（重布线层）
- 定义：在芯片或Interposer表面制造的额外金属布线层（聚酰亚胺绝缘+铜线）。
- 位置：Chiplet裸片表面（Pad处）或Interposer上下表面（与TSV连通）。
- 特征：线宽线距极细（2~10μm）。
- 用处：将原始极密排布的焊盘重新排列为较大间距的面阵列布局，实现不同厂商芯片间的物理信号互联（改变引脚布局）。
四、仿真与电气专有概念
Segment（仿真语境中）
- 宏观：指金属布线（互连线）本身。
- 微观仿真：长物理金属线被按节点切割成的最小电气计算单元（一小段铜线）。用于提取独立的电阻（R）、电容（C）、电感（L），以精确计算电流拥挤、IR压降与焦耳热。
VDD / GND 与上层芯片的位置关系
- 物理路径（自下而上）：PCB → Substrate → Interposer（含专用电源TSV阵列）→ Micro-bump → 上层芯片Pad。
- 布局规律：VDD与GND成对紧挨、交错排列（VDD-GND-VDD-GND）；线宽极粗，TSV数量巨大以承载大电流。
- 进入上层芯片后：连接至芯片最顶层厚金属（供电环/网格），再向下分配给晶体管。
- 仿真提示：此路径为供电网络（PDN）核心，电流密度最大、焦耳热（I²R）最严重、热应力最大，是热-电-力耦合仿真的重点监控区域。
