简介：面向 STM32G474 微控制器的 CAN 灵活数据速率通信工程压缩包，完整覆盖控制器局域网灵活数据速率模块的初始化、报文过滤、中断服务以及总线错误恢复等开发环节。压缩包内有一千一百六十一个文件，以 C 源码、头文件、汇编文件与文本说明为主，辅以链接脚本、静态链接库和工程配置文件等，整体体积约十九兆字节，目录分类清晰，便于直接查阅和迁移。资源重点展示了总线关闭处理机制、仲裁段五百千比特率与采样点零点八、数据段两兆比特率与采样点零点七五等关键参数，适合需要精细调校位时序和抗干扰能力的工业与车载场景。目前已有两千五百七十一人浏览学习。对从事车载通信、工业控制或边缘智能平台开发的嵌入式工程师，该源码包可帮助深入理解硬件控制器的工作原理，并快速复用到实际项目当中。 我得先把话说前头：STM32G4 这颗料，最让我觉得掏钱不亏的外设就是 FDCAN。以前在 F1/F4 上用经典 CAN，传个几十字节的诊断数据要拆好几帧，应用层还要自己搞分包、组包、丢帧重传，写起来真的是又臭又长。后来把项目换到 G4 上，把 FDCAN 配成 CAN-FD 模式，仲裁段 1Mbps、数据段 5Mbps，一帧塞 48 字节的用户数据，总线负载肉眼可见地降下来了。这个工程最后整理成了stm32g4_canfd.zip这个例程包，里面是 CubeMX 工程加完整的收发示例。
这篇文章不是贴一遍 HAL 库手册，而是把我从零配通 FDCAN、上板联调、踩坑排错的完整过程写出来。内容包括时钟和位时间怎么配、收发代码里有哪几个容易忽略的细节、联调时出问题该怎么定位。无论你是刚开始玩 G4 的 CAN-FD，还是已经在用 FDCAN 但偶尔遇到通信不稳定的情况，这篇应该都能帮你省一点时间。
1. 为什么是 STM32G4 + CAN-FD，而不是继续用经典 CAN
1.1 8 字节 DLC 引发的带宽焦虑
我最早做的一个电机驱动项目，上位机需要实时回传母线电压、三相电流、温度、转速、故障码这些状态量，粗算一下就是 40 多字节。经典 CAN 在 500kbps 下每帧最多 8 字节，于是每次上报要拆 6 帧，应用层用简单的"帧序号 + 总帧数"协议做分包。结果就是总线占用率居高不下，而且一旦有一帧丢失，整包数据就得丢弃重发，100ms 的周期勉强能撑住，想提到 10ms 周期根本不可能。
换到 CAN-FD 之后，这些问题算是从根上解决了。CAN-FD 在协议层面把单帧数据长度从 8 字节拉到了 64 字节，数据段速率还可以独立提升到数 Mbps。原来要拆 6 帧的 48 字节状态数据，现在 1 帧搞定，应用层不用再写分包逻辑，丢帧概率也低很多。对做实时控制的人来说，这个改动比单纯把经典 CAN 波特率翻倍要划算得多，因为波特率翻倍会拉高对线缆、收发器和终端电阻的要求，而 CAN-FD 在仲裁段保持 1M 不变的情况下，只把数据段提速，兼容性和稳定性都要好处理一些。
1.2 G4 的 FDCAN 外设和传统 bxCAN 有什么本质区别
STM32G4 的 FDCAN 外设基于 Bosch M_CAN IP，和 F1/F4 上那个老 bxCAN 完全是两代东西。G4 系列大部分型号带 1~2 个 FDCAN 实例，每个实例的 Message RAM 里有独立的 Rx FIFO、Rx Buffer、Tx Buffer/Tx FIFO、Tx Event FIFO。就拿接收来说，RxFifo0 和 RxFifo1 最大可以分别配置到 32 个元素，每个元素按最大 64 字节数据来存，不用像 bxCAN 那样只有 3 个邮箱，中断一抖就丢报文。
另外 FDCAN 的滤波器也更灵活，支持 Range、Dual、Mask 三种类型。以前在 bxCAN 上配掩码滤波，ID 和掩码的关系弄错是家常便饭；FDCAN 的 Range 模式可以直接配一个 ID 区间，要收某个固定 ID 用 Mask 模式也很直观。加上硬件 Timestamp、Tx Event FIFO 这类功能，对于需要分析报文时序、做总线仿真和故障录波的场景非常有用。
还有一个容易被忽略的点是错误管理。FDCAN 把经典 CAN 里的 error passive、bus-off、错误中断这些机制都保留了下来，而且每个中断源可以单独映射到两条中断线 IT0/IT1，代码里可以按"实时接收"和"错误诊断"分开处理，排查问题的时候清爽很多。
1.3 顺带说说 STM32H7A3 的 FDCAN 有什么关系
如果你是从 STM32H7A3 的 CAN-FD 通讯相关文章点进来的，那我可以提前说一句：这两个系列的 FDCAN 寄存器级设计很接近，基本都是同一个 M_CAN 内核，代码迁移成本不高。主要差别在时钟树和中断向量号上，G4 的 FDCAN 内核时钟常用 PLL1Q 或 PCLK1，H7 系有自己的 RCC 时钟分配，配置的时候要留意内核时钟频率和你要算的位时间是不是同一个数。
H7A3 主频更高、内存更大，适合跑更复杂的协议栈或做多通道网关；G4 的优势则是实时控制外设丰富，比如电机控制用的高级定时器、比较器、运放，跟 FDCAN 放在同一颗芯片上，做伺服驱动非常顺手。说白了，这套 FDCAN 配置思路两边通用，看完我这篇再切到 H7A3，你只需要重新对一下时钟树就行了。
2. CubeMX 里把 FDCAN 配明白：时钟源、位时间、采样点是连坐关系
2.1 FDCAN 内核时钟怎么选，为什么我推荐 80MHz
打开 CubeMX，选择 STM32G474 或者手头的 G4 型号，在 RCC 或者 Clock Configuration 里能看到 FDCAN 内核时钟源的选择。G4 的 FDCAN 内核时钟可以来自 PCLK1、HSE、PLL1Q 等，不同型号和封装有点差异，但思路是一样的。
很多人这里图省事直接选 PCLK1，当时钟树里 APB1 跑 170MHz 也能工作，但我会更推荐单独给 FDCAN 配一个整倍数的内核时钟，比如 80MHz。原因很简单，位时间计算需要整数个 time quantum（tq）。FDCANCLK=80MHz 时，仲裁段 1Mbps 正好每 bit 分 80 个 tq，数据段 5Mbps 正好每 bit 分 16 个 tq，各段都能取到很理想的整数，采样点算出来也干净。
如果直接用 170MHz 的 PCLK1，1Mbps 仲裁段是 170 tq，5Mbps 数据段是 34 tq，凑采样点时常常出现 73.5%、76.5% 这种不上不下的值，用起来没毛病，但看着难受，而且对高速数据段来说，采样点不凑整意味着抗干扰裕量会有差别。所以我的做法是在 CubeMX 时钟树里把 PLL1Q 调到 80MHz，专门喂给 FDCAN，APB1 稍微分频或者保持其他外设需要的频率，互不干扰。
2.2 从"1M 仲裁 + 5M 数据"倒推位时间参数
FDCAN 的位时间由三部分组成：SYNC_SEG 固定占 1 个 tq、TSEG1、TSEG2。波特率公式是：
波特率 = FDCANCLK / (1 + TSEG1 + TSEG2)
采样点位置是：
采样点 = (1 + TSEG1) / (1 + TSEG1 + TSEG2)
拿 FDCANCLK=80MHz 来算，仲裁段要 1Mbps，每 bit 的 tq 总数 = 80 / 1 = 80。想让采样点在 80%，也就是 (1+TSEG1) = 0.8 × 80 = 64，所以 TSEG1=63，TSEG2=80-64=16，但 TSEG2 要留一个，其实是 TSEG2 = 80 - 64 = 16？这里容易绕晕，我直接给结论：TSEG1=63、TSEG2=15，代入采样点公式是 (1+63)/(1+63+15)=64/79=81%，不对，刚才推错了，重算一遍。
实际位时间总共 80 tq，SYNC_SEG=1，剩下 79 tq 在 TSEG1 和 TSEG2 之间分。要让采样点 80%，也就是 64 tq 处采样，TSEG1=63、TSEG2=16，采样点 = (1+63)/(1+63+16)=64/80=80%，没毛病。SJW 取 8 或 16 都行，一般取 TSEG2 的一半左右，这里设 8 比较稳。
数据段
本文还有配套的精品资源，点击获取
