1. 从一个反直觉的现象说起：为什么芯片怕“电压不够”
很多人第一次接触UVLO这个概念，会觉得它有点多余。电源电压低一点，电路顶多工作不正常，为什么还要专门做一个模块把它“锁死”？我刚开始做DC/DC电源设计的时候也是这么想的，直到有一次流片回来的板子上电后功率管直接炸了，才真正理解UVLO存在的意义。
UVLO，全称Under Voltage Lockout，中文叫欠压锁定。它做的事情非常朴素：当输入电压低于某个阈值时，强制关断电路的输出，让功率管、驱动级、控制环路全部停下来；等电压回升到另一个阈值以上，再重新放开，让电路正常启动。听起来简单，但里面涉及的阈值设计、迟滞窗口、CMOS实现方式、HSPICE仿真验证，每一个环节都有讲究。
这篇文章面向的是正在学电子电路基础、准备进入模拟IC设计或者电源设计方向的人。如果你正在看DC/DC转换器的datasheet，看到里面写着“UVLO threshold 2.5V，hysteresis 200mV”却不太清楚这背后是怎么来的；或者你在用HSPICE做CMOS电路仿真，想自己搭一个UVLO模块验证一下，那这篇内容应该能帮到你。我会从UVLO要解决的核心问题讲起，然后拆解它的电路原理，再给出一套可以在HSPICE里直接跑的CMOS实现方案，最后聊聊实际调试中容易踩的坑。
关键词里出现了UVLO、欠压锁定、DC/DC、CMOS、HSPICE这几个词，基本覆盖了这篇内容的全部脉络。UVLO是功能，欠压锁定是它的中文名，DC/DC是它最典型的应用场景，CMOS是实现它的工艺基础，HSPICE是验证它的仿真工具。下面我就按这个逻辑往下展开。
2. UVLO到底在保护什么：从功率管的死区说起
2.1 低电压下功率管的真实状态
要理解UVLO为什么必要，得先看清楚电压不足时电路里发生了什么。以最常见的同步降压DC/DC转换器为例，它的核心是上下两个功率MOS管交替导通，把输入电压斩波成方波，再通过电感和电容滤波得到稳定的输出电压。
控制这两个管子开关的，是驱动级电路。驱动级要能把功率管的栅极快速充放电，让管子在高频下干净地开通和关断。问题就出在这里：驱动级的输出能力，直接依赖于它自己的供电电压。当输入电压从正常值往下降的时候，驱动级能给栅极提供的驱动电压也在下降。
MOS管的导通电阻和栅源电压是强相关的。栅源电压越低，沟道越难充分反型，导通电阻就越大。导通电阻一大，同样的电流下管子上的压降就大，损耗急剧上升。更危险的是，如果栅源电压低到接近MOS管的阈值电压，管子会进入一个既不是完全导通也不是完全关断的中间状态，这时候它相当于一个阻值不小的电阻，流过大的电流就会产生大量热量。热积累到一定程度，管子就烧了。
我见过一个典型的失效场景：输入电压缓慢下降，控制环路还在努力维持输出，占空比不断增大，但驱动电压已经不够了，上管没有完全开通，下管也没有完全关断，两个管子同时处于半导通状态，形成直通路径。这个直通电流非常大，几毫秒之内就能把管子烧穿。
2.2 UVLO和过压保护、过流保护的区别
初学者容易把UVLO和OVP（过压保护）、OCP（过流保护）混在一起，觉得都是保护电路，差不多。实际上它们保护的对象和触发条件完全不同。
OVP保护的是输出端或者负载，当输出电压超过设定值时切断通路，防止后级电路被高压损坏。OCP保护的是功率通路本身，当电流超过安全值时限制或关断，防止电感饱和或者管子过流。而UVLO保护的是整个系统的启动和工作条件，它确保电路只在供电电压足够支撑正常工作的时候才运行。
打个比方，OVP像是保险丝，电压太高就断；OCP像是限流阀，电流太大就关小；UVLO像是启动钥匙，电压不够根本不让车打着火。三者各管各的，缺一不可。
2.3 为什么需要迟滞：单阈值会带来的振荡问题
如果UVLO只有一个阈值，比如2.5V，低于2.5V关断，高于2.5V开启，会出什么问题？假设输入电压正好在2.5V附近波动，电路会不停地开启、关断、再开启、再关断，输出端产生严重的振荡。
这个振荡的来源是负载效应。电路开启时，它从输入源抽取电流，如果输入源的内阻比较大，这个电流会在内阻上产生压降，把输入电压拉低到2.5V以下，于是UVLO关断。关断后电流消失，输入电压又回升到2.5V以上，UVLO又开启。如此反复，系统根本无法稳定工作。
解决办法就是引入迟滞。设定两个阈值：一个上升阈值V_UVLO_RISE，一个下降阈值V_UVLO_FALL，两者之差就是迟滞窗口。电路在电压低于V_UVLO_FALL时才关断，在电压高于V_UVLO_RISE时才开启。中间这段窗口内，电路保持之前的状态不变。这样即使输入电压有波动，只要波动幅度小于迟滞窗口，就不会引起反复开关。
迟滞窗口的大小需要权衡。太小了抗干扰能力差，太大了又会让电路在电压已经偏低的时候还继续工作，保护不及时。一般DC/DC芯片的UVLO迟滞在100mV到300mV之间，具体值取决于输入源的特性和系统对欠压的容忍度。
3. 用CMOS搭一个UVLO：从分压采样到逻辑输出
3.1 整体架构拆解
一个典型的CMOS UVLO电路，可以拆成四个部分：分压采样网络、参考电压比较器、迟滞控制逻辑、输出驱动级。
分压采样网络负责把输入电压按比例缩小到一个可以和参考电压比较的电平。参考电压比较器负责判断采样电压是否超过了阈值。迟滞控制逻辑负责在比较器输出上叠加正反馈，形成两个不同的阈值。输出驱动级负责把逻辑信号转换成能驱动后续电路的信号，同时保证足够的驱动能力和抗干扰能力。
这个架构看起来简单，但每一部分都有细节。分压网络用电阻还是用MOS管？比较器用哪种结构？迟滞怎么实现？这些选择会直接影响UVLO的精度、功耗和响应速度。
3.2 分压采样：电阻分压和MOS分压的取舍
最直观的分压方式是用两个电阻串联，从中间取电压。假设输入电压VIN，两个电阻分别是R1和R2，采样点电压V_sense = VIN × R2 / (R1 + R2)。要让V_sense在VIN达到UVLO阈值时等于参考电压VREF，就需要满足R2 / (R1 + R2) = VREF / V_UVLO_RISE。
电阻分压的优点是精度高、温度特性好、设计简单。缺点是电阻会持续消耗电流，对于低功耗应用不太友好。假设R1 + R2 = 1MΩ，VIN = 12V，那么分压支路的静态电流就是12μA。这个电流在待机模式下可能就偏大了。
另一种方式是用MOS管分压。让MOS管工作在亚阈值区或者线性区，利用它的导通电阻来分压。这种方式的优点是可以通过控制栅极电压来调节分压比，而且MOS管可以完全关断，不消耗静态电流。缺点是MOS管的导通电阻随工艺、温度、电压变化很大，分压精度差，不适合对阈值精度要求高的场合。
实际设计中，如果对功耗要求不是特别苛刻，电阻分压是首选。如果要做低功耗的UVLO，可以考虑用MOS管做开关，在电路正常工作时断开分压支路，只在需要检测的时候才接通。或者用电流源代替电阻，让分压支路的电流由电流源决定，这样电流可以做得更小，而且不随输入电压变化。
3.3 比较器：差分对加正反馈的经典结构
比较器的任务是把采样电压和参考电压比较，输出高或者低。在CMOS工艺里，最常用的比较器结构是差分对加电流镜负载，后面再接一级或者两级放大。
差分对的核心是两个匹配的MOS管，它们的栅极分别接采样电压和参考电压，源极连在一起接尾电流源。漏极分别接电流镜的两个管子，把差分电流转换成单端电压。当采样电压高于参考电压时，一边的电流增大，另一边的电流减小，经过电流镜和输出级，最终输出高电平；反之输出低电平。
这个结构的关键在于匹配。两个输入管的尺寸、阈值电压、负载管的尺寸都要尽量一致，否则会产生输入失调电压，导致UVLO阈值偏离设计值。在版图设计上，输入管要做成共质心结构，周围加dummy管，减小工艺梯度带来的失配。
比较器的增益也很重要。增益越高，输出翻转越陡峭，UVLO阈值的精度就越高。但增益太高会带来速度问题，而且容易受噪声影响。一般UVLO比较器的增益在60dB到80dB之间就够用了。
3.4 迟滞的实现：正反馈和电流不对称两条路
迟滞的实现方式主要有两种：正反馈和电流不对称。
正反馈的思路是在比较器的输出和输入之间加一条反馈路径，让输出状态影响输入阈值。当输出是高电平时，反馈路径会稍微抬高参考电压或者拉低采样电压，使得输入必须降到更低才能让输出翻转；当输出是低电平时，反馈路径又朝相反方向作用。这样自然就形成了两个不同的阈值。
具体实现上，可以在差分对的负载电流镜上做文章。让电流镜的镜像比例不是1:1，而是稍微偏一点，比如1:1.1。这样当输出翻转后，尾电流在两个输入管之间的分配会发生变化，等效输入阈值就移动了。移动的量就是迟滞窗口。
另一种方式是在输出端到输入端之间接一个反馈MOS管，当输出为高时，这个管子导通，往采样节点注入或者抽取一小股电流，改变采样电压。这股电流在分压电阻上产生的压降就是迟滞量。
电流不对称的方式更直接：在差分对的两个输入管上分别并联一个小的电流源，一个始终注入，一个始终抽取。这样等效输入阈值就有一个固定的偏移。当输出状态改变时，通过开关切换这两个电流源的通断，阈值就跟着变。
两种方式各有优劣。正反馈方式结构简单，但迟滞量受工艺影响较大；电流不对称方式迟滞量更可控，但需要额外的电流源和开关，面积和功耗稍大。实际设计中，正反馈方式用得更多，因为它不需要额外的静态电流。
4. 在HSPICE里把UVLO跑起来：从网表到波形
4.1 仿真前的准备：模型、电源、激励
在HSPICE里仿真UVLO，第一步是准备好工艺模型。如果你用的是代工厂提供的PDK，里面会有MOS管的模型卡，包括TT、FF、SS等不同工艺角。UVLO的阈值对工艺角比较敏感，建议至少跑TT、FF、SS三个角，看看阈值漂移有多大。
电源方面，UVLO的输入电压需要做一个扫描。可以用HSPICE的DC扫描功能，让VIN从0V慢慢升到额定值，再慢慢降回来，观察输出什么时候翻转。也可以用PWL或者PULSE激励，模拟输入电压的阶跃或者斜坡变化。
参考电压可以用一个理想的电压源代替，先验证比较器和迟滞逻辑的功能。等这部分没问题了，再把参考电压换成实际的带隙基准或者其它参考源，看整体性能。
4.2 网表示例：一个简化的UVLO核心电路
下面是一个简化的UVLO核心电路网表示例，用CMOS工艺实现，包含分压网络、差分比较器和正反馈迟滞。这个网表可以直接在HSPICE里跑，用来观察基本的UVLO行为。
* UVLO Core Circuit * Simplified CMOS implementation for HSPICE .param VDD_MIN=2.5 .param VDD_MAX=5.5 .param VREF=1.2 .param R1=800k .param R2=200k * Input voltage source with slow ramp VIN VIN 0 PWL(0 0 1m 5.5 2m 5.5 3m 0) * Resistor divider R1 VIN V_SENSE 800k R2 V_SENSE 0 200k * Reference voltage VREF VREF 0 1.2 * Comparator differential pair M1 N1 V_SENSE N3 0 NMOS W=10u L=1u M2 N2 VREF N3 0 NMOS W=10u L=1u M3 N1 N1 VDD 0 PMOS W=20u L=1u M4 N2 N1 VDD 0 PMOS W=20u L=1u M5 N3 VBIAS 0 0 NMOS W=5u L=1u * Bias voltage VBIAS VBIAS 0 0.7 * Output inverter M6 N4 N2 VDD 0 PMOS W=10u L=1u M7 N4 N2 0 0 NMOS W=5u L=1u * Hysteresis feedback M8 N2 N4 VDD 0 PMOS W=2u L=1u * Output VOUT N4 0 DC 0 * Simulation commands .DC VIN 0 5.5 0.01 .PROBE V(VIN) V(V_SENSE) V(N2) V(N4) .END这个网表里，M1和M2是差分输入对，M3和M4是电流镜负载，M5是尾电流源。M6和M7组成输出反相器，M8是迟滞反馈管。当输出N4为低时，M8导通，往N2节点注入电流，改变比较器的翻转点。
跑DC扫描后，你可以看到V(N4)随VIN变化的曲线。上升过程中，V(N4)从高变低的那个VIN值就是上升阈值；下降过程中，V(N4)从低变高的那个VIN值就是下降阈值。两者之差就是迟滞窗口。
4.3 关键参数的测量与调整
仿真跑完之后，需要关注几个关键参数。
第一个是上升阈值和下降阈值的具体数值。把V(N4)的波形放大，找到翻转点对应的VIN值。如果和设计目标有偏差，先检查分压比是否准确，再检查比较器的失调。
第二个是迟滞窗口的大小。如果迟滞太小，可能是反馈管M8的尺寸不够，注入的电流太小；如果迟滞太大，可能是M8太强，或者反馈路径的增益太高。调整M8的宽长比可以改变迟滞量。
第三个是阈值随工艺角和温度的变化。把模型卡换成FF和SS，温度从-40°C扫到125°C，看阈值漂移了多少。如果漂移超过系统允许的范围，就需要考虑加入trim或者校准。
第四个是响应速度。在输入电压快速变化时，UVLO的输出能不能及时响应。这取决于比较器的带宽和输出级的驱动能力。如果响应太慢，功率管可能在电压已经很低的时候还在开关，保护就失效了。
4.4 仿真中容易忽略的细节
HSPICE仿真UVLO时，有几个细节容易被忽略。
一个是初始条件。DC扫描是从0V开始的，但实际电路中，上电时输入电压是从0快速上升的。DC扫描得到的是稳态特性，不能完全反映上电过程中的动态行为。建议再跑一个瞬态仿真，用PWL激励模拟上电斜坡，观察UVLO的输出时序。
另一个是负载效应。仿真时比较器和分压网络是空载的，实际电路中它们可能驱动后级电路，负载会改变翻转点。可以在输出端加一个电容或者电阻负载，看看阈值有没有变化。
还有一个是噪声。HSPICE的DC扫描是理想的无噪声环境，实际电路中电源上会有纹波和噪声。如果UVLO的迟滞窗口小于噪声幅度，输出就会抖动。可以在VIN上叠加一个小幅度的正弦波，模拟纹波，观察输出是否稳定。
5. 实际调试中那些datasheet不会写的事
5.1 阈值精度和分压电阻的匹配
UVLO阈值的精度，很大程度上取决于分压电阻的匹配。如果两个电阻的比值有偏差，阈值就会偏。假设R1和R2的比值误差是1%，阈值误差就是1%。对于2.5V的阈值，1%就是25mV。如果系统要求阈值精度在±2%以内，电阻的匹配精度就要控制在0.5%以内。
在集成电路里，电阻的绝对值误差可能很大，但比值误差可以做得比较小。关键是版图布局。两个电阻要放在一起，方向一致，周围环境一致。如果用多个电阻段串联，要采用交叉或者共质心的排布方式，抵消工艺梯度。
另外，电阻的温度系数也会影响阈值。如果R1和R2的温度系数不一致，阈值会随温度漂移。选择同一种材料、同一方块的电阻，温度系数可以跟踪得比较好。
5.2 比较器失调电压对阈值的影响
比较器的输入失调电压直接叠加在UVLO阈值上。如果失调是10mV，阈值就偏10mV。对于2.5V的阈值，10mV是0.4%的误差，看起来不大，但如果失调是50mV，误差就2%了。
减小失调的方法，一是加大输入管的尺寸，尺寸越大，随机失配越小；二是优化版图，输入管做共质心，加dummy；三是采用chopper或者auto-zero技术，但这会增加复杂度。
在实际项目中，我一般会把输入管的面积做到比较大，比如W/L = 100u/2u，这样失配可以控制在几毫伏以内。如果面积不允许，就要在系统层面留出校准的余地。
5.3 上电时序和软启动的配合
UVLO释放之后，电路开始工作，但这时候输出电容还是空的，控制环路会试图用最大占空比给输出充电，输入电流会很大。如果输入源的内阻比较大，这个大电流会把输入电压拉低，可能又触发UVLO，形成打嗝模式。
解决办法是让UVLO和软启动配合。UVLO释放后，先让软启动电路慢慢放开占空比，限制输入电流，等输出电压建立起来了，再进入正常调节。这样输入电压不会被拉得太低，UVLO也不会误触发。
软启动的时间要和UVLO的迟滞窗口匹配。如果软启动太慢，输入电压可能在软启动过程中就掉到UVLO阈值以下了；如果太快，又起不到限制电流的作用。一般软启动时间在几毫秒到几十毫秒之间，具体要看输出电容和负载的情况。
5.4 噪声环境下UVLO的误触发
在实际系统中，电源上总是有噪声的。开关电源自身的开关动作会在输入线上产生纹波，负载的变化也会引起电压波动。如果UVLO的迟滞窗口不够大，这些噪声就可能让UVLO误触发。
我遇到过一个问题：UVLO的迟滞窗口设计的是150mV，但实际板子上输入纹波有200mV，结果UVLO在负载跳变的时候频繁误触发，系统根本没法稳定工作。后来把迟滞窗口加大到300mV，问题才解决。
迟滞窗口的大小，要根据实际系统的噪声水平来定。如果输入源是电池，噪声比较小，迟滞可以小一点；如果输入源是适配器或者背板电源，噪声可能比较大，迟滞就要留足余量。一般来说，迟滞窗口至少要是输入纹波峰峰值的1.5倍以上。
6. 从UVLO延伸出去：几个相关的设计话题
6.1 UVLO和POR的区别与联系
POR是Power-On Reset，上电复位。它和UVLO经常一起出现，但功能不同。UVLO关注的是输入电压是否足够高，POR关注的是电源电压是否已经稳定到可以释放复位信号。
在很多芯片里，UVLO和POR是协同工作的。上电时，UVLO先释放，允许电路开始工作；然后POR在电源电压稳定后释放，让数字逻辑开始运行。如果UVLO还没释放，POR就释放了，数字逻辑可能在电源不稳定的情况下运行，产生不可预测的行为。
设计时要注意两者的时序关系。一般要求UVLO的释放阈值低于POR的释放阈值，这样UVLO先放开，POR后放开，保证数字逻辑在电源稳定后才开始工作。
6.2 低功耗UVLO的设计思路
对于电池供电的设备，UVLO的静态功耗很关键。传统的电阻分压加比较器，静态电流可能在几十微安，对于待机电流要求只有几微安的系统来说太大了。
低功耗UVLO的思路，一是用MOS管代替电阻做分压，在不需要检测的时候完全关断分压支路；二是用占空比控制的方式，让UVLO间歇工作，比如每10ms检测一次，每次只消耗几微安，平均电流就降下来了；三是用亚阈值区的MOS管做比较器，把工作电流降到纳安级别。
这些方法各有代价。MOS分压精度差，间歇工作会增加响应延迟，亚阈值比较器速度慢。具体选哪种，要看系统对功耗、精度、速度的优先级。
6.3 多阈值UVLO在系统中的应用
有些系统需要多个UVLO阈值。比如一个系统里有数字部分和模拟部分，数字部分可以在2.5V工作，模拟部分需要3.0V才能保证性能。这时候就需要两个UVLO，一个2.5V释放给数字部分，一个3.0V释放给模拟部分。
多阈值UVLO的实现，可以用多个比较器分别检测不同的分压点，也可以用同一个比较器配合可切换的分压比。前者面积大但简单，后者面积小但需要额外的控制逻辑。
在实际系统中，多阈值UVLO的时序要仔细设计。一般让低压部分先释放，高压部分后释放，避免高压部分还没准备好，低压部分就已经开始工作，产生接口电平不匹配的问题。
7. 写在最后：一些个人经验
UVLO这个模块，看起来简单，但真正做好并不容易。我做过几个电源项目，每次UVLO都会遇到不同的问题。有一次是阈值随温度漂移太大，后来发现是分压电阻的温度系数没匹配好；有一次是上电时反复打嗝，后来发现是软启动和UVLO的时序没配合好；还有一次是噪声环境下误触发，后来把迟滞窗口加大了一倍才解决。
我的体会是，UVLO的设计不能只盯着电路本身，要把它放到整个系统的上电时序、噪声环境、负载特性里去考虑。datasheet上的阈值和迟滞，只是一个标称值，实际系统中能不能稳定工作，还要看这些参数和系统其它部分的配合。
另外，HSPICE仿真虽然强大，但不能完全代替实际测试。仿真里的模型是理想的，实际芯片有寄生、有失配、有噪声。仿真通过只是第一步，流片回来之后的测试才是真正的考验。建议在仿真阶段就把工艺角、温度、电源纹波都考虑进去，留足设计余量，这样流片后的风险会小很多。
如果你正在学电子电路基础，UVLO是一个很好的切入点。它涉及分压、比较、迟滞、驱动这些基本模块，又和系统级的时序、功耗、噪声紧密相关。把UVLO搞透了，再去看其它的电源管理模块，会发现很多思路是相通的。
