基于CGH40010F的Doherty功放半理想架构ADS仿真流程详解

做射频功放设计这行，Doherty是一个绕不开的名字。尤其当你手里有一颗CGH40010F这样的10W氮化镓管子，想验证某个通信频段功放架构的时候，直接画版图等于赌命。更现实的做法，是在ADS里先把Doherty的半理想架构跑通——晶体管用厂商精确模型，无源网络用理想传输线，用最快速度回答“这个方案到底能不能出效率、能出多少效率”。这篇文章就是我把这套流程完整走一遍之后，整理出来的可复现笔记。里面会讲到为什么要选半理想架构、CGH40010F的工作点怎么定、负载牵引怎么做、合路相位怎么调，以及仿真结果里哪些数据值得信、哪些坑必须躲。

1. 先说清楚：为什么是CGH40010F，为什么是“半理想”

1.1 这颗10W氮化镓管子好在哪

CGH40010F是Wolfspeed（早期叫Cree）出品的一款10W GaN HEMT，封装是金属陶瓷法兰，工作频率范围覆盖DC到6GHz。在2.6GHz附近，单管饱和输出功率能做到40dBm左右，典型增益在13到15dB之间，漏极效率在饱和点附近能摸到60%以上。这些特性让它成为Doherty功放里“小功率末级”或者“大功率驱动级”的常客。

选它做Doherty还有一层原因：模型成熟。Wolfspeed官方提供ADS模型，包含直流、小信号S参数、大信号谐波平衡仿真的完整描述。相比用理想GaN模型或者自己建行为模型，官方模型能帮你少踩很多“仿真和实物对不上”的坑。尤其是负载牵引和谐波分析这种对模型敏感度极高的仿真，厂商模型至少保证了管芯层面的趋势是正确的。

不过要注意，CGH40010F虽然是10W管，但Doherty架构里一般要跑两路：一路作为载波放大器（Carrier），一路作为峰值放大器（Peaking）。两个管子合起来的理论总功率是3dB叠加，但因为有回退机制，实际系统饱和输出会比两管简单并联略低。半理想仿真阶段，我一般把目标定在饱和输出功率40dBm左右，6dB回退点效率尽量往45%以上做。

1.2 “半理想”不是偷懒，而是把问题拆开

很多人一提到仿真，就恨不得把所有微带线、过孔、焊盘、封装耦合全塞进去。真实版图仿真当然有它的价值，但那是后面的事。Doherty功放的核心难点压根不在微带线的损耗和寄生，而在“负载调制机制能不能成立”。如果一开始就上全版图仿真，你会在几十个变量里打转，根本分不清效率掉了5%是因为合路相位不对，还是因为微带线拐角太急。

半理想架构的含义是：晶体管用厂商的非线性模型，但功分器、合路器、相位补偿线、偏置馈电网络统统用理想元件。理想传输线（TLIN）、理想变压器、理想电阻、理想电容都没问题。这样做的最大好处，是把一个多变量强耦合问题拆成了两个层次：先确认架构本身的行为正确，再逐步把理想元件替换成真实物理模型。

我见过太多人一上来就在ADS里面画完整版图，结果仿真不收敛，或者效率曲线一团糟，最后怀疑电路拓扑有问题。其实很多时候问题出在无源网络的细节上，跟Doherty原理本身没关系。先用半理想架构把原理验证完，后面再“从理想走向现实”，这才是标题里那句话的真正顺序。

2. 半理想Doherty到底在仿什么：架构拆解与设计目标

2.1 Doherty的原理一句话：负载调制

Doherty的概念如果展开讲能写一本书，但在半理想仿真阶段，你只需要抓住核心：通过控制峰值功放的开启时机，让载波功放的等效负载阻抗随输入功率变化。低功率时峰值管截止，载波管看到一个比最佳负载更高的阻抗，提前进入饱和；大功率时峰值管开启，向合路点注入电流，把载波管的负载拉回最佳值，让载波管继续出力，同时峰值管也出力。

打个比方：载波管像主力员工，小活一个人干；峰值管像临时帮手，只有大项目才叫来一起扛。Doherty的难点就是让这两个员工“交接班”时不要打架，而半理想仿真要验证的正是这个交接班机制。

在数学上，合路点电流矢量的相位关系决定了负载调制是否成立。如果两路电流相位不对，合成效率会迅速恶化。这也是后面相位补偿那么重要的原因。

2.2 半理想架构的电路组成：载波管、峰值管、功分器和合路网络

一个典型的半理想Doherty原理图包含以下几个部分：

• 输入功分器：把输入信号等分到载波支路和峰值支路。半理想阶段可以用理想的3dB功分器模型，或者用理想传输线加隔离电阻搭一个Wilkinson。
• 载波支路：CGH40010F偏置在AB类，通常VDS=28V，IDQ大约在100mA到150mA，确保小信号时就能工作。
• 峰值支路：同一型号的CGH40010F偏置在C类，栅极电压要设置在夹断电压以下，比如-4.5V左右，让管子只有在大信号时才导通。
• 相位补偿线：由于峰值管C类导通的相位和载波管不完全一致，需要在栅极网络里加一段理想传输线调整相位。
• 输出合路网络：载波管输出经过四分之一波长阻抗逆变线接到合路点，峰值管输出直接或通过一段补偿线接到同一合路点，然后合路点经过匹配网络接到50Ω负载。

这个结构看着不复杂，但每个模块的参数都互相影响。半理想仿真阶段，我会尽量用变量（VAR）定义所有关键参数，比如频率、管子的偏置、相位线电长度、合路线阻抗。这样后面优化的时候只需要改VAR，不需要在原理图里到处翻。

2.3 设计目标：饱和点、回退点、效率曲线形状

在跑仿真之前，先把指标定清楚。没有指标，仿真就是瞎调。基于CGH40010F的能力，我这次给自己定的目标是：

• 工作频点：2.6GHz
• 饱和输出功率：40dBm（10W）
• 6dB回退点输出功率：34dBm
• 饱和漏极效率：不低于55%
• 6dB回退漏极效率：不低于45%
• 功率增益：不低于10dB

其中“回退点效率”是Doherty的灵魂。普通AB类功放在6dB回退时效率可能只有20%到30%，Doherty存在的意义就是把这个数值拉高到接近饱和效率。半理想仿真能不能达到这个指标，直接决定这个项目值不值得往下走。

值得提醒的是，CGH40010F是10W管，如果你非要做40W或者50W的Doherty，则需要多管合成。半理想架构的调试思路仍然一样，但负载牵引的目标功率和阻抗会完全不同。

3. ADS工程搭建：模型、VAR控件与仿真模板

3.1 模型库与设计套件的准备

ADS软件本身是是德科技的商业EDA工具，支持Windows和Linux。做CGH40010F仿真之前，需要先确认几件事：

• ADS版本：我用的是ADS 2023，UI和2020之后基本一脉相承。旧版本也能跑，但建议至少2020以上，表格类结果显示更舒服。
• CGH40010F官方模型：去Wolfspeed官网注册下载，里面通常有Wolfspeed_CGH40010F.lib和对应的ADS原理图符号。把模型库解压后，通过ADS的File > Install Library或者DesignKit菜单导入。
• HDL模型与IBIS模型确认：如果只是大信号建模仿真，用SPICE/Netlist模型文件就够了。导入后建议在原理图里放一个CGH40010F管，做一个最简单的直流扫描，确认模型能正常调用。

这里有一个容易踩的坑：模型库路径不能有中文，也不能有空格。ADS对库路径的管理比较死板，路径太怪会导致模型调用失败，报错还特别隐晦。我一般直接把库放到D:\ads_libs\wolfspeed\下面，干净利落。

3.2 静态工作点和I-V曲线验证

搭Doherty之前，先单独验证两个管子的直流特性。把CGH40010F放进原理图，VDS设置为28V，栅极电压从-4V到0V扫描，看转移特性。CGH40010F的典型夹断电压大约在-3.0V左右，但这颗管子个体差异不小，所以最好以实际模型扫描结果为准。

我习惯在VAR控件里先定义基础变量：

VAR freq = 2.6 GHz VDS = 28 V VGS_Carrier = -2.8 V VGS_Peaking = -4.5 V IDQ_Carrier = 120 mA

然后用直流仿真模板扫I-V曲线，确认载波管在VGS_Carrier=-2.8V时静态漏极电流是否在100mA到150mA区间。如果偏了，就微调栅压值。峰值管的静态电流要接近0，也就是C类状态，所以栅压要设置在夹断以下。

这一步很多人会跳过，但我强烈建议不要跳。因为后续Harmonic Balance仿真的收敛性和初始条件跟工作点强相关。工作点都不对，大信号仿真一开始就会各种不收敛或者结果离谱。

3.3 建立HB仿真模板：功率扫描与效率方程

ADS的仿真模板很多，但Doherty半理想仿真我一般自己手搭。新建一个原理图，把两个CGH40010F拖进去，加入理想的输入功分器、传输线、合路器，再放一个HB1控制器。

关键设置如下：

HB1 Freq[1] = freq Order[1] = 7 SweepVar = "Pin_dBm" Start = 15 Stop = 40 Step = 0.5

其中Pin_dBm是输入功率变量，用VAR控件定义。谐波阶数取7基本够了，如果只看效率和谐波，7阶已经能反映趋势；如果想连ACPR都看，建议取9到11，但仿真时间会明显增加。

测量方程（MeasEqn）里，我通常会写这几行：

MeasEqn Pout_dBm = dBm(HB.Pout[1]) Gain_dB = Pout_dBm - Pin_dBm PAE_Carrier = PAE(HB.Carrier_I_Drain[1], HB.Carrier_V_Drain[1], Pin_dBm) PAE_Peaking = PAE(HB.Peaking_I_Drain[1], HB.Peaking_V_Drain[1], Pin_dBm) PAE_Total = PAE(HB.Total_I_DC, HB.Total_V_DC, Pin_dBm)

具体表达式取决于你的电路节点命名，但逻辑是一样的：分别测载波管、峰值管和总效率。只看总效率是不够的，因为你需要知道两路管子分别在什么功率点开始工作。

4. 逐级仿真：从负载牵引到合路器调相的完整流程

4.1 负载牵引：找到两个关键阻抗

Doherty本质上对载波管的负载阻抗有特殊要求。在低功率回退时，载波管需要看到一个比最佳负载更高的阻抗；饱和时又要拉回最佳负载。因此，我们需要先通过负载牵引确定：

• 载波管的最佳源阻抗和负载阻抗（对应饱和功率和效率的折中点）。
• 峰值管的最佳源阻抗和负载阻抗（对应它导通后的工作点）。

在ADS里，最省事的方法是直接用DesignGuide里的Load-Pull模板。把CGH40010F的模型放进去，设置频率2.6GHz、输入功率为饱和点附近（比如34dBm左右），然后扫描负载阻抗。你会得到一族等效率圆和等功率圆。

我一般会在两个功率点各做一次负载牵引：

• 饱和点：输入功率34dBm时，找漏极效率最高的负载阻抗。
• 回退点：输入功率28dBm时，看最佳负载阻抗往哪个方向移动。

Doherty要求载波管在回退点看到较高阻抗，在饱和点看到较低阻抗。如果负载牵引下来两个最佳阻抗离得很远，说明管子特性可能不适合做深度回退Doherty。CGH40010F通常没问题，但也别想当然。

注意，负载牵引模板里的“最佳阻抗”是基于单管直接输出到负载的情况。真正Doherty合路网络未必能完美匹配到你想要的阻抗，所以后面还需要微调。

4.2 理想功分器、相位线与合路器搭建

负载牵引做完，我会把初步阻抗写进VAR，然后开始在原理图里搭完整的Doherty拓扑。

输入功分器可以用两种办法：

• 直接用ADS的Power_Splitter理想模型，设置分配比1:1。
• 或者用理想传输线搭Wilkinson：两段四分之一波长线，阻抗70.7Ω，中间加100Ω隔离电阻。半理想阶段我推荐第一种，省事。

从功分器输出之后，分别接载波管和峰值管的输入匹配。这里关键是相位。峰值管C类工作，开启后电流相位跟载波管可能对不上，所以要加一段可变的理想传输线（TLIN）做相位补偿。

简单的调法：先用VAR变量Phase_Line_Electrical表示峰值支路栅极相位线的电长度，初始值设为0度，然后跑一次功率扫描，观察饱和点的输出功率。如果总输出功率明显低于40dBm，或者效率曲线很乱，就说明相位不对。

输出合路网络我一般这样做：

• 载波管漏极接一段四分之一波长传输线（阻抗可以用50Ω或者优化值），接到合路点。
• 峰值管漏极直接接到同一个合路点，也可以在峰值支路加一小段补偿线。
• 合路点再接一段传输线变换到50Ω负载。

这里四分之一波长线的特性阻抗不是随便取的。经典Doherty里，这条线要完成阻抗逆变，让载波管在小信号时看到高阻抗。如果你原理性不完全清楚，就先把线阻抗设为50Ω，后面用优化来扫。

4.3 用优化控件调相位和偏置

半理想架构最大的优势是优化速度快。我比较喜欢用ADS的优化控制器加上Goal目标，几个变量同时扫。

关键优化变量建议设置为：

优化目标要同时看饱和点和回退点：

Goal Optimization Goal SimInstanceName = "HB1" Expr = "PAE_Total" Min = 45 Target = 50 Weight = 1

你可以把两个功率点的效率都定义成目标。很难两个点同时做到最优，所以需要权衡。我的经验是：饱和效率稍微牺牲一点可以，回退效率如果上不去，Doherty相当于白做。

4.4 仿真结果观察项

功率扫描跑完之后，除了看总效率，我还会把以下曲线拉出来仔细看：

• 总输出功率Pout vs Pin：确认饱和功率在40dBm左右。
• 总效率PAE vs Pout：看有没有清晰的“双峰”效果，这是Doherty正常工作的标志。
• 载波管和峰值管的输出电流：观察峰值管什么时候开始导通。
• Gain vs Pout：看增益有没有明显的下坠或凸起，尤其是回退点附近。

半理想仿真中，峰值管电流曲线是最直观的开关指示。正常情况下，低功率时峰值管电流接近0，回退点附近开始上升，饱和前达到跟载波管相当的电流。如果峰值管电流从一开始就很大，说明栅压太接近夹断电压，没有真正C类工作。

5. 仿真数据解读：什么时候算合格，什么时候该回炉

5.1 效率曲线的“双峰”怎么看

Doherty的效率曲线和普通AB类功放不一样。普通功放效率随输出功率下降而单调下降，Doherty则要求从饱和点回退6dB左右还能维持一个效率平台，甚至会出现“小峰”。调试时，你可以把效率和输出功率画在同一张图里，我习惯横轴用Pout，纵轴用PAE。

理想情况下，你能看到：

• 在Pout接近40dBm时，PAE达到一个峰值，可能55%到65%。
• 回退到34dBm附近，PAE掉得不多，最好仍然在45%以上。
• 如果曲线中间出现明显的“塌陷”，说明峰值管开启后，负载调制没有按照预期进行。

塌陷最常见的原因是相位线长度不对。我把峰值支路相位线从0度开始每10度扫一次，效率塌陷的位置会跟着变。找到那个让回退点效率最高的角度，基本就是相位补偿的最优解。

5.2 增益与AM-AM特性

C类峰值管天生有小信号增益低的问题，所以在Doherty组合里，总增益曲线往往在小信号时由载波管决定，信号大到峰值管开启后，总增益会略微上升或保持平缓。半理想仿真里，Gain曲线的理想形状应该是：低功率段平直，接近回退点后略有下降，但下降幅度不超过1到2dB。

如果你看到增益在回退点之前就开始急剧下坠，很可能是载波管过早饱和。这时候可以：

• 提高载波管的静态电流，让AB类特征更软。
• 调整峰值管的栅压，让它稍晚开启。
• 加宽合路阻抗逆变线的特性阻抗范围，让负载调制更平稳。

AM-AM特性太差，后面做数字预失真（DPD）也会更费劲，所以半理想阶段就尽量把增益压缩控制住。

5.3 回退深度与Doherty工作区间的关系

回退深度不是固定的。功率回退3dB和6dB对效率曲线的影响完全不同。CGH40010F做Doherty时，常规设计目标是6dB回退，也就是满载功率的1/4处。但如果你希望优化到8dB甚至10dB回退，那就要考虑：

• 载波管的负载调制范围更大，合路网络需要更高阻抗变换比。
• 峰值管的开启点要更晚，C类深度更深。
• 功分器可能需要变成不等分设计，给峰值管更多功率。

在半理想仿真里，你可以把功分器分配比从1:1改成1.2:1或者0.8:1试试，观察回退效率变化。CGH40010F模型跑这种扫描很快，半小时能出趋势。

5.4 常见翻车案例与排查思路

我在调试半理想Doherty时，遇到过几类反复出现的问题，这里直接列出来：

其中仿真不收敛这个问题值得多说一句。ADS的HB仿真器对初始条件敏感，CGH40010F模型本身偏置条件苛刻，有时候需要把谐波阶数从7改成9，或者给晶体管栅极和漏极各加一个10Ω左右的小电阻来提升稳定性。半理想仿真里加小电阻是常规操作，不会显著影响效率趋势。

6. 从半理想到全版图：仿真里看不见的坑

6.1 理想元件到微带线的替换逻辑

半理想架构验证完，下一步就是把它变成可以加工版图。这时候很多人犯的第一个错，是以为把理想TLIN换成微带线模型就万事大吉。其实没那么简单。

理想TLIN只给你一个电长度和特征阻抗，而微带线除了这两个参数，还有损耗、色散、不连续性、耦合、过孔寄生等。替换的时候建议分三步走：

• 先把理想传输线换成矩形的物理微带线模型（MSub+MLIN），保证电长度和阻抗相等。
• 再把功分器从理想模型换成Wilkinson微带结构，并重新仿真。
• 最后把偏置馈电网络加进去，用DC馈电线替代理想的扼流电感。

每替换一步，都要对比一次效率和功率曲线的变化。如果偏差大，就用优化微调微带线的宽度和长度，而不是反过来怀疑Doherty拓扑。

6.2 寄生、耦合与散热：半理想框架给不了的答案

半理想仿真再漂亮，也回答不了三个问题：耦合、发热和极限稳定性。CGH40010F是10W管子，在2.6GHz连续波工作时，热阻效应很明显。半理想仿真里管壳温度默认是恒定的，但真实场景下管芯温度会跟着功耗走，进而影响增益和饱和功率。如果你后续要做大功率或者长时间发射，必须配合热仿真工具。

耦合问题在版图阶段更头疼。载波和峰值两支路的微带线如果靠太近，会产生不希望的能量耦合，导致相位偏移，直接毁掉Doherty的负载调制。版图仿真时，你可以用ADS的Momentum看一看耦合量级。如果某个频点耦合系数高得离谱，那就把线间距拉开，或者改变布线走向。

6.3 后续扩展：DPD配合、多频段、不等分比

半理想架构还有一个隐藏价值：它可以作为后续验证的“基准”。我在做完单频点2.6GHz的Doherty仿真后，会复制一份工程，改成3.5GHz，再复用同样的半理想框架，快速评估频段可移植性。只要能拿回平滑的效率曲线，就说明这个拓扑有潜力；如果效率一塌糊涂，可能是合路网络对该频率不太友好。

另外，如果你打算做带数字预失真（DPD）的系统，半理想仿真里的AM-AM/AM-PM数据也可以导出来，作为DPD算法的模型输入。虽然实际系统还要校准，但至少能提前判断系统的非线性形态。CGH40010F本身就是通信基站功放的常见选择，和DPD配合后，效率与线性度两个指标可以同时满足。

最后分享一个我的习惯：无论半理想仿真结果多好，不要把效率数值直接当作实板预期。半理想架构里没有微带损耗，没有宽带匹配复杂度，也没有温度漂移，所以实板效率通常会比仿真低3到6个百分点。但这不是坏消息——只要半理想架构能拿到45%以上的回退效率，实板做到40%左右已经很能打了。调Doherty最怕的不是效率差，而是不知道问题出在哪。半理想架构存在的意义，就是让你在画版图之前，先把“为什么”和“怎么办”搞清楚。