STM32F746ZG 与 MR25H40CDF MRAM 工业掉电保护存储方案

1. 为什么工业现场还在用一颗 4Mbit 的 MRAM

第一次拿到 MR25H40CDF 这颗料的时候，我心里是有点犯嘀咕的：4Mbit 的容量，放在今天动辄几百 MB 的存储环境里，实在不起眼。但真正把它焊到板子上、跑完一轮掉电测试之后，我才明白为什么做工业采集和嵌入式控制的人会专门挑它——它解决的不是"存得多"的问题，而是"存得稳、写得快、掉电不丢"的问题。

MR25H40CDF 是 Everspin 的 SPI 接口磁阻随机存储器（MRAM），容量 512KB（4Mbit），支持最高 40MHz 的 SPI 时钟。它和常见的 SPI NOR Flash、EEPROM 最大的区别在于：写入不需要擦除、没有擦写寿命焦虑、写入延迟是纳秒级而不是毫秒级。这三点在工业场景里几乎是决定性的。

我举个真实场景。做过电力监测终端的朋友应该熟悉这种需求：设备每 100ms 采样一次三相电压电流，需要把最近若干条记录缓存下来，一旦主电源掉电，靠后备电容撑住最后几十毫秒，把关键数据写进非易失存储。如果用 EEPROM，一次页写要 5ms 左右，电容根本撑不住；如果用 NOR Flash，还得先擦扇区，更慢。而 MR25H40CDF 的字节写入几乎是即时的，SPI 时钟推完数据就落盘，这才是它真正的价值所在。

STM32F746ZG 这边则是另一类典型需求。这颗 Cortex-M7 主频 216MHz，带 1MB Flash、320KB SRAM，还有一堆外设，做工业 HMI、运动控制、数据网关都很合适。它的 SPI 外设成熟稳定，配合 HAL 库或者寄存器操作都能跑得很顺。把这两颗料凑到一起，本质上是在搭一个"高速主控 + 高可靠非易失存储"的组合，用来应对工业现场那些"数据不能丢、响应不能慢"的场合。

这篇内容我打算按实际项目推进的顺序来讲：先搞清楚 MR25H40CDF 到底该怎么用、和 Flash 的差异在哪，再落到 STM32F746ZG 上的硬件连接和 SPI 配置，然后是读写驱动的实现细节，最后重点聊掉电保护、时序余量和几个我踩过的坑。适合正在做工业数据采集、嵌入式存储选型，或者单纯想搞明白 MRAM 怎么用的朋友。

2. MR25H40CDF 的脾气：和 SPI Flash 到底差在哪

2.1 存储机理决定了它的行为方式

MR25H40CDF 用的是磁性隧道结（MTJ）存储单元，数据靠磁化方向保存，而不是靠电荷。这个物理层面的差异直接导致了几个使用上的不同：

• 写入即生效：不需要先擦除再写，直接覆盖写就行。Flash 那种"写之前必须擦整个扇区"的规矩在这里不存在。
• 寿命几乎不用管：官方标称读写次数是 10^14 量级（实际工程中按 10^12 保守估计也够用几十年），而 NOR Flash 通常只有 10 万次擦写。
• 写入速度快：单字节写入在 SPI 时钟推完后基本就完成了，没有内部编程等待周期。Flash 写完要轮询状态寄存器等它"忙完"。
• 掉电即保存：数据写入完成的那一刻就已经是非易失状态，不需要额外的"保存"动作。

这几点听起来很美好，但也不是没有代价。MRAM 的容量密度低、单位成本高，所以它适合做"关键数据的小容量高速缓存"，而不是拿来存固件或者大块日志。我一般会这样分工：MR25H40CDF 存掉电必须保住的关键参数和最近记录，大块历史数据还是走 Flash 或者 SD 卡。

2.2 指令集和操作模式

MR25H40CDF 的 SPI 指令集和标准 SPI Flash 很像，但精简了不少。常用的几条：

注意这里没有擦除指令，也没有页编程的概念——WRITE 指令后面跟 24 位地址，然后连续推数据，地址会自动递增，跨页也不会出问题（这点比 Flash 省心，Flash 跨页写会回卷到页首，是个经典坑）。

状态寄存器里主要关注 WEL（写使能锁存）和 BP0/BP1（块保护位）。上电后 WEL 是 0，任何写操作前都要先发 WREN 把 WEL 置 1，写完自动清零。这个机制和 Flash 一致，但因为没有擦除，流程简单很多。

2.3 速度与时序余量

MR25H40CDF 支持的最高 SPI 时钟是 40MHz。在 STM32F746ZG 上，SPI1 挂在 APB2 上，最高可以跑到 108MHz，分频后取 27MHz 或者 13.5MHz 都很稳。我实测下来，27MHz 下连续读写 512KB 全片，读大概 150ms 左右，写大概 160ms，这个速度在工业缓存场景里完全够用。

但这里有个容易被忽略的点：MRAM 的写入速度虽然快，但对 SPI 时序的建立/保持时间要求并不宽松。如果你把时钟拉得太高、PCB 走线又长，容易出现写入数据错位。我在一块走线比较随意的板子上试过 40MHz，读没问题，写偶尔出错，降到 27MHz 就完全稳定了。所以我的建议是：除非 PCB 做得很讲究，否则 20~27MHz 是性价比最高的档位。

提示：MRAM 写入出错往往不会立刻报错，而是数据悄悄写错。所以调试阶段一定要做"写-读-比对"的闭环验证，不能只看写操作有没有返回。

3. 硬件连接：STM32F746ZG 与 MR25H40CDF 怎么接

3.1 引脚分配与片选策略

MR25H40CDF 是标准 4 线 SPI 器件：SCK、MOSI、MISO、CS，加上 VDD、VSS，一共 8 个引脚（DFN 封装）。接到 STM32F746ZG 上，我一般用 SPI1，因为它的时钟能力最强，引脚也好布线：

关于片选，这里有个值得展开说的选择：用硬件 NSS 还是软件 GPIO 片选。STM32 的 SPI 硬件 NSS 在多主或者需要严格时序的场合有用，但在单主单从的场景下，我强烈建议用软件 GPIO 控制片选。原因有两个：一是硬件 NSS 的行为受 SSM/SSI 位控制，配置起来绕；二是软件片选可以精确控制 CS 拉低到第一个时钟沿之间的间隔，方便调试时序问题。

3.2 去耦和布线上的实际讲究

MRAM 对电源噪声比普通 Flash 敏感一些，因为它的读写是靠电流驱动磁隧道结的。我在 VDD 引脚旁边放了 100nF 加 1uF 的组合去耦，位置尽量贴近引脚。如果板子上有电机或者继电器这类大电流负载，最好再串一个磁珠隔离。

布线方面，SCK 是最需要照顾的信号。它是唯一持续翻转的时钟线，边沿陡、频率高，容易串扰到 MISO 上。我的做法是：SCK 和 MISO 之间尽量拉开距离，中间走一根地线做隔离；如果实在拉不开，就把 SCK 的走线尽量短，并且避免和 MISO 长距离平行。

还有一点，CS 线不要和 SCK 平行走太长。CS 的边沿如果被 SCK 耦合出毛刺，可能被 MRAM 误判成一次新的命令起始，导致数据错乱。这个坑我在早期项目里踩过，现象是"偶尔读出来的数据整体偏移一个字节"，查了很久才发现是 CS 串扰。

3.3 上电时序与复位

MR25H40CDF 没有专门的复位引脚，靠上电复位。数据手册里要求 VDD 上升时间不能太慢，一般建议在几十毫秒以内。如果电源上升很慢（比如用了大电容缓启动），芯片可能进入不确定状态。稳妥的做法是在初始化时先发一次 WRDI（写禁止），再读一次状态寄存器确认通信正常，然后再开始正常操作。

STM32F746ZG 这边，SPI 初始化之前要先把 CS 拉高，确保 MRAM 处于空闲状态。我见过有人初始化顺序搞反，先配 SPI 再配 GPIO，结果 SPI 配置过程中 CS 是浮空的，MRAM 收到一堆乱时钟，虽然不至于损坏，但状态可能异常。

4. 在 STM32F746ZG 上把 SPI 驱动跑通

4.1 CubeMX 配置的关键几项

用 STM32CubeMX 配 SPI1，几个参数要盯紧：

• Mode：Full-Duplex Master
• Data Size：8 Bits
• Clock Polarity (CPOL)：Low
• Clock Phase (CPHA)：1 Edge
• NSS：Software（因为我们用 GPIO 片选）
• Baud Rate Prescaler：根据 APB2 时钟算，目标是 20~27MHz
• First Bit：MSB First

CPOL/CPHA 这个组合对应 SPI Mode 0，是 MR25H40CDF 支持的模式。数据手册里明确写了它支持 Mode 0 和 Mode 3，我一般用 Mode 0，因为大多数 SPI Flash 也是 Mode 0，代码可以复用。

波特率这块算一下：STM32F746ZG 的 APB2 默认 108MHz，SPI1 的时钟源就是它。分频系数选 4 得到 27MHz，选 8 得到 13.5MHz。我通常先用 8 分频调通，再往上提到 4 分频。

4.2 底层读写函数的写法

HAL 库提供了HAL_SPI_Transmit和HAL_SPI_Receive，但直接用来操作 MRAM 有点别扭，因为每次操作都要手动控制 CS。我习惯封装几个基础函数：

// 片选控制 #define MRAM_CS_LOW() HAL_GPIO_WritePin(GPIOA, GPIO_PIN_4, GPIO_PIN_RESET) #define MRAM_CS_HIGH() HAL_GPIO_WritePin(GPIOA, GPIO_PIN_4, GPIO_PIN_SET) // 写使能 void MRAM_WriteEnable(void) { uint8_t cmd = 0x06; MRAM_CS_LOW(); HAL_SPI_Transmit(&hspi1, &cmd, 1, 100); MRAM_CS_HIGH(); } // 读状态寄存器 uint8_t MRAM_ReadStatus(void) { uint8_t cmd = 0x05; uint8_t status; MRAM_CS_LOW(); HAL_SPI_Transmit(&hspi1, &cmd, 1, 100); HAL_SPI_Receive(&hspi1, &status, 1, 100); MRAM_CS_HIGH(); return status; }

这里有个细节：HAL_SPI_Transmit和HAL_SPI_Receive之间 CS 不能拉高，否则命令就断了。所以整个"发命令 + 读数据"的过程必须在一次 CS 拉低期间完成。上面这个写法是对的，但如果你用 DMA 或者中断方式，就要注意别让 CS 在传输中途被别的任务拉高。

4.3 连续读写的实现

读操作比较直接：发 0x03，跟 24 位地址，然后连续读。写操作要先发 WREN，再发 0x02 和地址，然后推数据。

void MRAM_Read(uint32_t addr, uint8_t *buf, uint32_t len) { uint8_t cmd[4]; cmd[0] = 0x03; cmd[1] = (addr >> 16) & 0xFF; cmd[2] = (addr >> 8) & 0xFF; cmd[3] = addr & 0xFF; MRAM_CS_LOW(); HAL_SPI_Transmit(&hspi1, cmd, 4, 100); HAL_SPI_Receive(&hspi1, buf, len, 1000); MRAM_CS_HIGH(); } void MRAM_Write(uint32_t addr, uint8_t *buf, uint32_t len) { uint8_t cmd[4]; cmd[0] = 0x02; cmd[1] = (addr >> 16) & 0xFF; cmd[2] = (addr >> 8) & 0xFF; cmd[3] = addr & 0xFF; MRAM_WriteEnable(); MRAM_CS_LOW(); HAL_SPI_Transmit(&hspi1, cmd, 4, 100); HAL_SPI_Transmit(&hspi1, buf, len, 1000); MRAM_CS_HIGH(); }

注意地址是 24 位的，因为 512KB 需要 19 位地址，用 3 字节表示刚好。这里HAL_SPI_Transmit的 timeout 参数我给了 1000ms，实际传输远小于这个值，给宽一点是防止在调试时因为断点导致超时误报。

4.4 用 DMA 提升大块传输效率

如果要一次性读写几 KB 的数据，用阻塞式传输会占着 CPU 空转。STM32F746ZG 的 SPI1 支持 DMA，可以配两个 DMA 流：一个 TX、一个 RX。配置的时候注意 DMA 的优先级和 SPI 的 TX/RX 请求要对应上。

用 DMA 的时候，CS 的控制要特别小心。我的做法是在启动 DMA 传输前拉低 CS，在 DMA 传输完成中断里拉高 CS。如果中途有更高优先级的任务打断，要确保它不会去碰同一个 SPI 外设。简单起见，我给 MRAM 的访问加了一个互斥标志，同一时刻只允许一个任务操作。

5. 掉电保护：MRAM 真正发挥价值的地方

5.1 为什么掉电保护是这类项目的核心

工业设备最怕的不是运行中出错，而是掉电瞬间数据处于半写状态。Flash 和 EEPROM 在写入过程中掉电，可能导致整个扇区数据损坏，甚至把相邻数据也带坏。MRAM 因为写入是原子性的（单个存储单元的翻转是瞬时的），掉电时最多是"这一字节没写完"，不会波及别的数据。

但"原子性"不等于"你什么都不用做"。如果你的应用逻辑是"先写数据 A，再写校验 B"，掉电发生在两者之间，数据 A 是新的、校验 B 是旧的，读出来就矛盾了。所以还是需要一套软件层面的保护机制。

5.2 双区备份加序号标记的方案

我在项目里常用的做法是把关键数据存两份，每份带一个递增的序号和 CRC：

typedef struct { uint32_t seq; // 序号，每次写入递增 uint32_t crc; // 数据 CRC32 uint8_t data[60]; // 实际数据 } Record_t; // 共 68 字节，对齐到 72 字节

存储布局是：区 A 在地址 0x00000，区 B 在地址 0x01000。写入时总是写序号较大的那个区的"另一区"，写完更新序号。读取时比较两区的序号和 CRC，取序号大且 CRC 正确的那个。

这个方案的好处是：任何时刻掉电，至少有一个区的数据是完整且 CRC 正确的。因为写入是"先写数据区，再写序号"，如果掉电发生在写数据过程中，那个区的 CRC 会失败，读取时自动回退到另一个区。

5.3 后备电容与写入窗口的计算

光有软件机制还不够，得保证掉电后有时间把数据写完。这就涉及后备电容的容量计算。

假设系统正常工作电流 200mA，掉电后需要维持 50ms 完成一次 72 字节的写入。MRAM 写入 72 字节在 27MHz 下大约需要 25us，加上检测掉电、切换电源的延迟，留 5ms 余量足够。那么电容需要提供的能量：

Q = I × t = 0.2A × 0.05s = 0.01C

如果电容从 5V 放到 3.0V（LDO 最低工作电压），可用电压差 2V：

C = Q / ΔV = 0.01 / 2 = 5000uF

这个容量不小，实际选型时我会用两颗 2200uF 并联，再加上掉电检测电路尽早触发。如果能把工作电流降下来（比如掉电后立刻关掉屏幕背光、停掉电机驱动），电容可以小很多。

注意：掉电检测的阈值要设在 LDO 输出还能稳定工作的电压之上，留出足够的余量。我一般设在 4.5V 触发，这样从 4.5V 掉到 3.0V 有 1.5V 的窗口可用。

5.4 写入顺序的讲究

前面提到"先写数据再写序号"，这个顺序不能反。如果先写序号再写数据，掉电后序号是新的但数据是旧的，CRC 校验会失败，反而丢掉了本来完好的旧数据。正确的顺序永远是：先写内容，再写"提交标记"（序号或标志位）。

这个思路和数据库的 WAL（预写日志）是一个道理，核心就是"让提交动作成为原子性的最后一步"。

6. 调试过程中踩过的几个坑

6.1 读出来全是 0xFF 或 0x00

第一次调通的时候，读出来全是 0xFF，我以为是芯片没焊好。后来发现是 MISO 配置问题：STM32 的 SPI 在 Master 模式下，如果 MISO 引脚没有正确配置成复用功能，读回来就是浮空状态，表现为全 1 或者随机值。

排查顺序建议这样：先用示波器看 SCK 有没有波形，再看 MOSI 上有没有正确的命令字节，最后看 MISO 在 CS 拉低期间有没有被从机驱动。如果 MISO 一直是高阻，那就是从机没响应，检查供电和 CS。

6.2 写入后读出来数据错位

这个就是我前面提到的 CS 串扰问题。现象是写入 100 字节，读出来前几个字节对，后面整体偏移。用逻辑分析仪抓波形，发现 CS 在传输过程中有毛刺。解决办法是把 CS 走线改短、远离 SCK，并且在 CS 上加了一个 100pF 的小电容滤毛刺。

6.3 高速下偶发写入失败

27MHz 以上开始出现偶发写入错误，读没问题。这个通常是建立/保持时间不够。STM32 的 SPI 可以配置时钟相位和极性，也可以调整输出速度。我把 GPIO 的输出速度从 Very High 降到 High，边沿变缓了一点，反而稳定了。另外在 SCK 上串了一个 22 欧姆的电阻，抑制过冲，也有帮助。

6.4 多任务环境下的访问冲突

项目里如果有 RTOS，多个任务都可能访问 MRAM，必须加互斥。我一开始用了一个全局标志，结果发现标志检查和 CS 拉低之间可能被任务切换打断，导致两个任务同时操作 SPI。后来改成用 RTOS 的互斥量（Mutex），把整个"CS 拉低到 CS 拉高"的过程保护起来，问题就没了。

7. 几个提升可靠性的工程习惯

7.1 上电自检不能省

每次上电，我会做一次完整的自检：读状态寄存器确认通信正常，然后往一个测试地址写一个模式（比如 0x5A5A），读回来比对，再写反码 0xA5A5 比对。两次都通过才认为 MRAM 可用。这个自检花不了几毫秒，但能提前发现焊接不良或者芯片损坏。

7.2 关键数据加 CRC 而不是简单校验和

校验和（Checksum）实现简单，但对多位翻转的检出能力弱。CRC32 虽然多花一点 CPU，但在 STM32F746ZG 上可以用硬件 CRC 外设，几乎不占时间。我所有存进 MRAM 的关键结构体都带 CRC32，读取时先校验再用。

7.3 地址空间规划要留余量

512KB 看着不大，但规划不好也会紧张。我的习惯是：前 64KB 放系统参数和配置，中间 256KB 放环形记录缓冲区，最后留 192KB 给未来的扩展和坏块预留（虽然 MRAM 基本不会坏块，但留余量是好习惯）。地址规划写进头文件，用宏定义，避免代码里到处是魔法数字。

7.4 写入频率和数据寿命的权衡

虽然 MRAM 寿命极长，但也没必要每毫秒都写。我会根据业务需求设定写入周期，比如状态数据 1 秒写一次，事件记录触发式写入。这样既减少 SPI 占用，也降低掉电时正在写入的概率。

8. 关于这套组合的适用边界

MR25H40CDF 加 STM32F746ZG 这套组合，我用了几个项目下来，感受是：它特别适合"数据量不大但可靠性要求极高、写入频繁、掉电不能丢"的场景。比如工业仪表的参数存储、运动控制器的位置缓存、电力终端的故障录波索引。

但它不适合拿来存固件或者大块日志。512KB 的容量，存个配置和几千条记录就到头了。如果项目需要存几 MB 的历史数据，还是得配一颗 SPI NOR Flash 或者 eMMC，让 MRAM 专注做它擅长的事。

另外成本上要有心理准备，MRAM 的单位容量价格比 Flash 高不少。选型的时候要算清楚：到底有多少数据是"掉电必须保住"的。如果只有几百字节的关键参数，用一颗小容量 MRAM 就够了，没必要上大容量。

最后分享一个我在实际项目里养成的习惯：每次改完存储相关的代码，都要做一次"随机掉电测试"。用继电器或者 MOS 管控制电源，随机时刻切断，反复几百次，然后检查数据完整性。这个测试能暴露很多平时看不出来的时序问题，比任何静态代码审查都管用。我有个项目就是靠这个测试发现了一个"写入窗口刚好卡在掉电检测延迟之后"的边界问题，改完之后再没出过数据丢失的投诉。