全贴片Kazzo烧录器改造：STM32+CPLD与PCB设计实战

Kazzo这块板子在FC怀旧圈子里算得上是个“老熟人”了。凡是玩过FC卡带备份、自制合卡，或者研究过Mapper映射原理的朋友，大概率都看过这个开源烧录器的原理图。它的核心思路并不复杂：用STM32做USB通信和控制，用一颗CPLD去模拟FC卡带的总线时序，再配合SRAM做数据缓冲，从而实现对原装卡带、盗版卡带和自制卡带的读写。原版Kazzo大多用的是直插元件，洞洞板加飞线，焊起来费劲不说，体积也大，用久了还容易出现虚焊、信号串扰之类的毛糙问题。我这次改造的核心目标很明确：保留Kazzo的全部功能和引脚定义，把所有能贴片的元件全部改成贴片封装，用立创EDA重新画一版紧凑的双层PCB，焊接完成后实测读写原装卡带和自制Mapper游戏，整个流程记录如下。

这次改造的起点其实很朴素。手头那块洞洞板版Kazzo用了好几年，每次插拔卡带都得小心翼翼，生怕把哪根飞线扯断。后来帮圈里朋友做了几块，发现手工焊接直插件加飞线的良品率确实不稳定，尤其是74系列逻辑芯片和CPLD之间的连线，稍微错一根就得拿万用表从头捋一遍。所以当立创EDA的工程库越来越全、嘉立创打样价格也下来之后，我就动了全贴片重画的念头。贴片化带来的好处是实打实的：板子面积能缩小一半以上，信号路径大幅缩短，电源完整性更好，而且贴片封装配合钢网焊接，一致性远超手工搭棚。

如果你手头也有一块Kazzo，或者正打算入门FC卡带读写，这篇文章会从原理拆分、元件选型、PCB布线、焊接调试一直讲到踩坑实录，全程基于这次实际改版经历，希望能帮你少走点弯路。

1. Kazzo烧录器的核心原理与改造目标

1.1 Kazzo解决了FC玩家的什么痛点

FC卡带本质上就是一个带有ROM（有时还有RAM和Mapper芯片）的印刷电路板。原装卡带里通常有PRG ROM（程序数据）和CHR ROM（图形数据），Mapper芯片负责地址译码和Bank切换，让CPU和PPU能访问到正确的存储区域。玩家要做的事情无非三种：把卡带里的ROM读出来备份、把网上下载的ROM写进空白卡带或可擦写卡带、以及制作包含多个游戏的合卡。Kazzo就是在电脑和FC卡带之间搭桥的那个角色。

它的工作流程是：电脑上的上位机软件通过USB把数据发给STM32，STM32解析命令后，通过并口总线把地址、数据和控制信号交给CPLD，CPLD按照FC总线的时序把这些信号施加到卡带槽上。反过来，从卡带读数据时，CPLD负责在正确的时序窗口内锁存数据，然后STM32再把数据打包通过USB上传给电脑。整个过程听起来简单，但难点全在时序上：FC的CPU主频是1.7897725MHz，读写周期在微秒级别，如果用STM32的GPIO直接模拟这些时序，精度和稳定性都很难保证，而CPLD作为纯硬件逻辑器件，可以做到纳秒级响应，这才是它存在的意义。

1.2 为什么是STM32加CPLD的组合

Kazzo选择STM32F103作为主控，原因很务实：首先是USB全速设备功能现成，不需要外挂USB转串口芯片，CubeMX初始化就能跑；其次是F103系列价格便宜、供货稳定，几十块钱就能买到带足够引脚的型号；再次是固件开源，社区里针对不同FC卡带Mapper的兼容性更新一直没停过，用这颗芯片不用担心生态问题。CPLD则用的是Altera（现在是Intel）的MAX II系列，最常见的是EPM240T100，这颗器件当时被大量用在FPGA开发板的逻辑扩展上，二手和拆机片都很便宜，引脚多、功耗低、JTAG下载也方便。

这套方案的巧妙之处在于任务分工。STM32只负责“USB协议解析”和“数据搬运”这种CPU擅长的事情，而所有对时序敏感的总线读写操作都交给CPLD去处理。CPLD内部用硬件描述语言写了一大堆状态机，针对不同Mapper实现了各自的地址译码和Bank切换逻辑。这样一来，即便FC卡带的型号千奇百怪，只要CPLD的逻辑代码适配得当，Kazzo就可以通吃绝大多常见Mapper。

1.3 这次全贴片改造的具体目标

原版Kazzo的参考设计文档里，几乎所有芯片都是DIP直插封装，电容电阻也以插件为主。这导致成品板子面积相当可观，而且DIP封装引脚天生比SMD长，高频信号经过长引脚后反射会变大。这次改造我给自己定了几个硬性指标：

• 板子尺寸从原版的10厘米乘12厘米级别，压缩到6厘米乘5厘米以内
• 所有电阻、电容、二极管、三极管、逻辑芯片一律使用贴片封装，IO能力足够的前提下优先0603和SOIC
• 保留双排母插座（卡带槽接口），方便直接插FC卡带，不改变原有机械结构
• 保留SWD调试接口和CPLD的JTAG下载口
• 方便在嘉立创直接下单打样，最好能直接用立创EDA的SMT贴片服务把大部分器件贴好，自己只需要焊卡带槽和接插件
• 整体电气性能和原版持平甚至更好，重点关注电源去耦和地平面连续性

这里要特别说明一点：全贴片并不意味着无脑把封装改小。比如STM32F103ZET6是LQFP144封装，引脚数量多但体积不小，如果只做烧录器，用LQFP48封装的STM32F103C8T6完全够用，引脚资源反而不那么浪费。CPLD的EPM240T100本身就是TQFP100封装，比DIP版本好焊太多。真正需要动脑筋的是SRAM、电平转换芯片和74系列逻辑门的封装选择，以及它们和卡带槽之间的布线。

2. 全贴片改造的元件选型与封装决策

2.1 主控芯片的取舍：STM32F103C8T6还是ZET6

原版Kazzo原理图上用的是STM32F103ZET6，一百多个引脚，其中相当一部分是留给CPLD的IO连接和卡带槽总线的。但仔细分析原理图就能发现，真正用到的引脚其实没那么多——数据总线8位，地址总线16位，再加上读写控制信号，总共大概40多个GPIO。STM32F103C8T6虽然只有48脚，但GPIO数量也有37个，如果合理复用（比如把部分数据线和地址线接到同一个端口），完全可以覆盖需求。

我这次用的是STM32F103C8T6。有几个客观原因：一是LQFP48封装比LQFP144小太多，贴片焊接时对位容易；二是C8T6的Flash是64KB，Kazzo固件才几十KB，完全放得下；三是C8T6淘宝采购价不到十块钱，做坏了不心疼。需要注意的是，C8T6的GPIO耐压值大多是5V容限，但有一小部分引脚不是，接卡带槽之前一定得核对数据手册，避免高电平反灌损伤主控。我实际画板时把所有5V电平相关的信号都经过了电平转换芯片，没有直连。

2.2 CPLD与SRAM的贴片化选型

CPLD我选了EPM240T100C8N，TQFP100封装，引脚间距0.5毫米，手工焊接稍有难度但配合拖焊和助焊剂完全可控。这颗芯片的原版逻辑代码在Kazzo的开源仓库里能找到，编译后用USB-Blaster下载到芯片里就能用。MAX II系列有个特性：配置数据是存在芯片内部的Flash里的，掉电不丢失，不需要外挂配置芯片，这对烧录器这种需要即插即用的场景很友好。

SRAM的作用主要是给CPLD做数据缓冲和地址映射。原版Kazzo使用62256（32K x 8bit）之类的并行SRAM，贴片化之后我用的是IS62WV51216BLL，这是64K x 16bit的芯片，TSSOP44封装。选这颗的原因有两层：第一，兼容性更好，16位数据总线可以通过CPLD拆成两个8位周期使用；第二，TSSOP44引脚间距0.8毫米，比0.65毫米的TSSOP48好焊不少。对于纯读卡带和写Mapper2/Mapper4这类需求，32K的62256其实就够了，但既然要改版，预留更大的SRAM总没坏处。

2.3 逻辑芯片与电平转换：贴片封装的坑与对策

Kazzo原版设计里用了不少74系列逻辑芯片，比如74HC245（总线收发器）和74HC374（八路D触发器），用来做数据方向控制和信号锁存。这些芯片的直插版本都是DIP20或DIP16封装，体积大、引脚寄生电感也大。贴片化之后改成SOIC20和SOIC16封装，焊接难度直线下降，性能反而更好。不过这里有个容易踩的坑：74HC系列是5V供电的CMOS逻辑，而STM32和CPLD的IO口是3.3V供电，如果不做电平转换，3.3V的高电平在74HC看来可能达不到输入高电平阈值，导致逻辑混乱。

解决办法是在关键信号线上串联双向电平转换芯片，比如TXB0108（8位双向电平转换）或者SN74LVC4245（8位双向收发器）。我自己用的是SN74LVC4245，它的A端口接3.3V系统，B端口接5V总线，方向由DIR引脚控制，输出使能由OE引脚控制，非常符合Kazzo的需求。封装选了TSSOP24，焊接也不难。这里提醒一句：TXB0108这类自动方向感应的芯片，虽然用起来方便，但在有双向总线的场合容易因为方向判断延迟而引入毛刺，所以慎用。

2.4 电源与被动元件的贴片化

电源方案上，原版Kazzo用的是AMS1117-3.3把USB的5V降到3.3V。AMS1117本身有SOT-223贴片封装，可以无损替换。但AMS1117的压差比较大（约1.1V），输入5V输出3.3V没问题，如果哪天想用4.2V锂电池供电，输出就可能稳不住3.3V了。考虑到烧录器基本都是插着USB用的，这个缺点可以忽略。

晶振的选择也要注意。原版用的是49S封装直插晶振，这次我换成了贴片无源晶振（3215或HC-49S贴片型号均可），负载电容选了22pF，并联在晶振两脚之间。STM32F103的HSE电路里，两个负载电容的容值不需要太精确，20pF到30pF都能起振，关键是走线要短。另外，CPLD如果需要独立时钟（有些逻辑版本要求），还要加一颗有源贴片晶振或者用STM32的MCO引脚输出时钟——后者省一颗元件，但MCO输出频率精度会受PLL配置影响，我给CPLD单独加了一颗50MHz有源晶振，逻辑时序更干净。

3. 立创EDA工程重建与PCB设计要点

3.1 为什么选择立创EDA而不是KiCad或AD

选择立创EDA的原因很直接：免费、在线、元件库全，而且与嘉立创打样和SMT贴片服务无缝衔接。KiCad虽然开源且功能强大，但导入非标准原理图需要自己做封装，效率上不如直接搜索“EPM240T100”就能找到现成封装。Altium Designer虽然好用，但个人授权价格不低，并不适合多数怀旧DIY玩家。立创EDA专业版我在用的时候最大的感受是：原理图符号库和PCB封装库足够丰富，连SN74LVC4245这种冷门型号都能直接搜到，省去了大量建库时间。另外，如果你想把原版Kazzo的工程从其他格式转过来，立创EDA也支持导入AD格式文件，虽然偶尔有封装丢失的情况，但大框架基本能保留。

3.2 原理图移植过程中的几个关键点

我这次没有直接导入原版文件，而是按照原版逻辑重新画了一份原理图，因为原版画的比较随意，元件位号混乱，直接改封装效率反而低。重画时我特别注意这几个地方：

首先是电源树。USB 5V进来之后，先经过一个500mA自恢复保险丝，再并联一颗10uF钽电容做输入滤波，之后分成两路：一路直接给卡带槽的5V引脚供电；另一路进AMS1117-3.3输出3.3V，给STM32、CPLD和SRAM供电。3.3V输出端放10uF加0.1uF电容组合，每个IC的电源引脚旁边至少有一颗0.1uF去耦电容，CPLD的电源引脚比较多，我几乎每个VCCIO引脚旁边都放了一颗，保证逻辑切换时电源纹波最小。

其次是复位和启动配置。STM32的NRST引脚接10k上拉电阻到3.3V，并联100nF电容到地。BOOT0直接通过10k电阻下拉到地，确保从Flash启动。CPLD的nCONFIG引脚必须接10k上拉到3.3V，nSTATUS和CONF_DONE也要正确接上拉，否则下载配置时会报错。对于EPM240T100这种TQFP封装的芯片，TDI、TDO、TMS、TCK这四个JTAG引脚最好加一个小型4pin排针，方便接USB-Blaster。

第三是卡带槽的引脚映射。FC卡带的引脚定义是有固定标准的，比如PRG地址线A0-A15、PRG数据线D0-D7、CHR地址线A0-A12，以及读写控制信号、卡带复位信号等。在原理图里，这些引脚通过命名网络与CPLD相连，CPLD内部再完成地址译码和Bank切换。重画时唯一需要注意的是：原版Kazzo的卡带槽可能用的是60pin或72pin的母座，引脚编号顺序不能搞错，最好对照原版原理图一个个比对。

3.3 PCB布线：地平面、去耦和总线走线

PCB布局布线是整个改版中最影响实际效果的部分。双层板虽然不如四层板那样有完整的地平面和电源平面，但只要处理得当，完全够用。

先定板框。我这次做的是5厘米乘6厘米的双面板，卡带槽放在长边一端，USB座放在短边另一端，STM32和SRAM放在中间，CPLD紧贴卡带槽。这样排列的好处是：CPLD离卡带槽最近，总线走线最短；STM32和USB座靠近，USB差分线长度可控；SRAM和STM32之间数据线不长，不容易串扰。

布线时有几条硬性规则：

• 电源线优先走粗线。USB 5V走1.2毫米，3.3V走1毫米，卡带槽5V走0.8毫米以上。实在走不开的时候，至少保证电源输入端和去耦电容之间是粗线。
• 底层大面积铺地，顶层在空白处也尽量铺地，并用过孔将上下地平面缝合。每颗IC周围至少打4个地过孔，缩短回流路径。
• 信号线宽度用0.2毫米（约8mil），过孔用0.3毫米外径0.6毫米，完全满足嘉立创的工艺要求。
• 数据总线D0-D7和地址总线A0-A15尽量保持平行，不要交叉，如果实在要换层，保证换层处附近有地过孔做参考。
• USB的D+和D-是差分线，尽量等长、靠近走线，正反面参考地都要连续，避免阻抗突变。
• 时钟晶振的走线要短，负载电容尽量靠近晶振引脚，晶振正下方不要走其他信号线。

关于星型接地，很多初学者会问是不是要把所有地线单独拉回主地焊盘才算星型。我的经验是：低频模拟电路里星型接地有意义，但对于这种数字逻辑为主的双层板，最关键的是保证地平面连续、电流回流路径短，而不是机械地追求星型。只要每个模块的地都通过最近过孔回到底层地平面，再确保卡带槽、USB座、电源输入的地连接点足够粗，就不会有地环路干扰问题。

3.4 下单打样前的检查清单

立创EDA画完PCB之后，先跑一遍DRC（设计规则检查），确认没有未连接的引脚、没有间距违规、没有丝印压焊盘。然后生成Gerber文件，在嘉立创下单页面选参数时注意：

• 板子尺寸尽量往常规档靠。5x6厘米正好在打样优惠范围内
• 板厚选1.6毫米，卡带槽插拔更稳
• 表面工艺选喷锡（有铅）就可以了，没必要上沉金
• 铜厚默认1盎司足够，不需要加厚
• 如果打算让嘉立创SMT贴片，下单时选“SMT贴片”并把BOM表和坐标文件一并上传，拼板方式选“拼板不用V割”（因为成品形状要整块卡带槽面板）

4. 焊接过程实录与固件烧录调试

4.1 焊接顺序与温度控制

拿到PCB之后，第一步千万别急着焊大芯片，先做裸板检查：用万用表蜂鸣档测量5V和GND之间是否短路、3.3V和GND之间是否短路，确认电源网络没有异常后再开始焊接。

焊接顺序我建议从最小、最中心的芯片开始，逐步向外扩展：

1. 先焊STM32F103C8T6。在焊盘上均匀涂一层薄助焊剂，芯片对准丝印框，先固定对角两个引脚，然后拖焊一整排引脚。LQFP48引脚间距0.5毫米，烙铁温度设定在330到350摄氏度，选用刀口烙铁头，蘸适量锡后从排脚一端匀速拖到另一端，借助助焊剂表面张力可以让锡自动分开。
2. 焊完后用放大镜或手机微距镜头检查有没有连锡、虚焊。如果发现连锡，不要急着用吸锡带，先加一点助焊剂重新拖一遍，多数情况下锡会自然分开。
3. 第二步焊SRAM和CPLD。CPLD是TQFP100，引脚数量多，容易焊歪，建议先在焊盘中心点一滴助焊剂，把芯片放上去后从侧面确认所有引脚都对齐焊盘，再固定四角。拖焊时锡量宁少勿多。
4. 第三批焊接元件是电阻、电容和磁珠。所有阻容我都用了0603封装，焊接时一把镊子加一把烙铁，先在一个焊盘上锡，然后用镊子夹住元件放上去，烙铁加热焊盘让锡融化固定一端，再焊另一端。如果熟练了，一小时能焊完一整板阻容。
5. 最后焊AMS1117、SN74LVC4245、晶振、USB座、排针和卡带槽。这些元件体积较大，正常焊接即可，注意AMS1117的散热焊盘要接地，别让它悬空。

4.2 最小系统先跑起来：点灯测试与SWD调试

全板焊接完成后不要急着接卡带，先做最小系统调试。用ST-Link或者J-Link OB的SWD接口连接STM32的SWDIO、SWCLK、GND、3.3V四个引脚，打开STM32CubeProgrammer尝试连接芯片。如果你用的是ST-Link，这里最常遇到的报错就是“Unknown device id”。排障思路如下：

• 检查3.3V供电是否真的到芯片VDD引脚，用万用表直接量
• 检查SWDIO和SWCLK是否虚焊，必要时用飞线直接从调试器飞到芯片引脚量通断
• 确认BOOT0已经下拉到地，否则芯片可能进入系统存储器模式而不是运行用户Flash
• 确认NRST引脚的电平不是被地短路或者持续低电平

成功识别芯片后，随便下载一个GPIO翻转的测试程序，点个LED验证时钟和复位正常。这一步如果没通过，后面烧录器固件和CPLD逻辑就是空谈。

4.3 烧录Kazzo固件与CPLD逻辑

最小系统没问题之后，就可以烧录Kazzo的上位机固件了。固件从Kazzo开源仓库的Firmware目录下载，用STM32CubeProgrammer烧录到STM32的Flash。烧录完成后，插上USB线，电脑应该能识别出一个虚拟串口，设备管理器里显示的端口名一般带有“Kazzo”字样。如果没有识别，检查USB座子的D+和D-是否接到了STM32的PA11和PA12，这两根线容易在布局和焊接时搞混，最好用万用表从USB座焊盘量到芯片引脚确认。

CPLD的烧录需要USB-Blaster下载器，软件用Quartus II（13.0sp1版本对MAX II兼容性最好）。在Quartus里打开Kazzo仓库的CPLD工程，编译生成.pof文件，然后在Programmer界面选择USB-Blaster，Add File加载.pof，点击Start。如果这里报“不能识别的USB-Blaster”或者“Device chain broken”，大概率是JTAG引脚虚焊或者nCONFIG没有被上拉，排查顺序是先量TCK和TMS有没有电平，再看TDI到TDO链路通不通。

4.4 卡带读写实测与常见问题速查

一切就绪后，插上一张有代表性的卡带，打开Kazzo配套的读卡软件，先试读PRG ROM。如果读到全FF或者全00，先别急着判定板子坏了，按下面的表逐项排查：

我在调试过程中遇到最隐蔽的一个问题是卡带读取时数据低4位偶尔出错，表现为ROM数据每隔几个字节就有错。折腾了半天才发现是SRAM的VCC引脚没有就近放去耦电容，导致高频率读写时电源纹波偏大，CPLD采到的数据偶尔不满足建立保持时间。后来在SRAM的VCC和GND之间补了一颗0.1uF电容，问题就消失了。所以前面说每个IC电源引脚旁都要放去耦电容，这不是什么玄学，是实打实的稳定性保障。

4.5 外壳与机械细节

全贴片改造完成后，整块板子比原版小了一大圈，裸板使用没问题，但放在桌面上容易被金属工具短路。3D打印一个外壳是很好的收尾工作，模型尺寸就按照5厘米乘6厘米来画，卡带槽那一端留出矩形开口，USB座那一端留出Type-C或Mini USB开口。如果你手头没有3D打印机，淘宝上一些标准铝合金外壳也能凑合用，只要内部高度超过15毫米，就能容下板子和卡带槽的焊接高度。

5. 这次改造的实测效果与扩展玩法

5.1 与原版Kazzo的对比实测

改版后的板子我连续用了两周，读写了几十张卡带，包括原装《魂斗罗》《超级马里奥3》，以及几盘盗版合卡。结论是：全贴片版在读写成功率上和原版持平，在长时间连续拷ROM时反而更稳定。原版洞洞板偶尔会因为线束间电容耦合导致数据线毛刺，贴片版由于走线短、地平面完整，基本没再碰到过类似问题。

读写速度上，贴片版没有明显提升，因为瓶颈在上位机软件和USB协议本身，但这个不重要——FC游戏ROM最大也就1Mbit量级，几秒钟就能读完，体验已经很不错了。

5.2 给烧录器增加LED指示功能

原版Kazzo只有一盏电源灯，工作状态全靠上位机界面判断。这次我加了三颗LED：一颗红色电源指示，一颗绿色忙状态指示，一颗蓝色完成指示。STM32固件里预留了GPIO控制逻辑，通过CPLD的状态反馈来切换灯色，实用性一般但仪式感拉满。如果你也想加，记得用限流电阻，220欧姆到470欧姆都行，别直接裸接GPIO。

5.3 从Kazzo到理解FC总线协议

如果你愿意深入研究，Kazzo这套硬件是一个极好的FC总线学习平台。通过CPLD的逻辑代码，你可以清晰地看到地址译码、Bank切换、PRG/CHR读写使能是怎么工作的。很多人就是看了Kazzo源码之后才理解了Mapper0到Mapper4的区别，进而对那些“神作”合卡为什么能在FC上运行有了实际的认知。我自己就是从Kazzo入手，后来还仿写了一版针对Mapper2的简化CPLD逻辑，加深了理解。

6. 踩坑总结与最后的经验技巧

6.1 拆装焊接中最容易忽略的三件事

第一件事是助焊剂一定要用好。便宜的松香助焊剂在拖焊TQFP封装的芯片时容易发黑结焦，反而导致引脚粘连。换成质量好的液体助焊剂或者免洗助焊笔之后，拖焊手感和成功率完全是两个级别。第二件事是板子焊完以后一定要用洗板水或酒精彻底清洗，残留的助焊剂在潮湿环境下会引入漏电，尤其是CPLD引脚这么密，残留物很容易造成相邻引脚短路或者阻抗下降。第三件事是卡带槽的选型，尽量买那种镀金触点、引脚加长的类型，普通排母的弹片太薄，反复插拔几次就容易松，接触不良会让人误以为板子坏了。

6.2 如果打算复刻或送给朋友的几个建议

如果只是自己玩，板子焊好能用就行，没必要追求完美。但如果打算给圈里朋友做几块甚至小批量卖几块，建议在PCB上把测试点留足：SWD的四根线、3.3V、5V、GND最好都引出焊盘，方便后期调试。丝印上把关键芯片的方向角标画清楚，板号写上版本号和日期，这样后续改版时对得上。

还有一个建议是，如果你没有把握手工焊接TQFP100，可以考虑直接在嘉立创下单时勾选SMT贴片服务，把STM32、CPLD、SRAM、逻辑芯片和阻容全让贴片机贴好，自己回来只焊USB座、排针和卡带槽。这样成本会稍高一些，但良品率几乎100%，适合批量做。

6.3 后续还可以做哪些升级方向

这次全贴片改造给Kazzo的后续升级留足了空间。你可以把USB座升级成Type-C并加上CC电阻识别；可以把卡带槽换成双排直插母座做成烧录座，不一定要用长排针连接；甚至可以在板上加一颗W25Q64 SPI Flash用来暂存ROM，实现脱机备份多张卡带，以后再通过USB导出。总之，Kazzo的硬件底子很扎实，加上立创EDA的快速改版能力，想加什么功能都很方便。

我在实际使用的过程中最深的体会是：复古硬件的现代化改造，关键不是把元件换小一点这么简单，而是在换封装的同时把所有电气性能的下限兜住。电源干净、地平面连续、信号路径短，这三点做到位了，贴片化反而比直插更可靠。希望这篇过程记录能给想复刻Kazzo或者做类似改造的朋友一些参考。最后再分享一个小技巧：焊接完所有贴片元件后，第一件事不是上电，而是用万用表把所有电源网络的对地电阻量一遍，如果发现某个网络只有几欧姆，先找短路再上电，能帮你省下一整块板子和一堆头发。