自举电容：Buck电路浮地驱动与持续导通的灵魂

1. 先说结论：Buck的“灵魂”其实在那个不起眼的电容上

我在调试Buck电路时踩过最深的坑，往往不在电感、不在MOSFET选型，反而集中在自举电容上。Richtek、TI、MPS的规格书里都有自举电容的计算推荐，但落到实际板子上，还是有不少工程师把“持续导通”工况下的电压保持问题当成偶发故障，花了一整周去查驱动芯片和布局，最后发现罪魁祸首只是自举电容的容值和工作模式不匹配。

这篇文章不会去复述“自举电容怎么选”这种老生常谈。我想认真讲清楚三件事：充电回路怎么走、浮地驱动为什么必须靠自举、以及持续导通工况下怎么才能维持正常开关，而不是在高占空比下“断气”。这三件事恰好组成了标题里那三个关键词，也是同步Buck和普通Buck的核心分水岭。适合正在调试DC-DC电源、被SW节点尖峰和栅极驱动欠压困扰的硬件工程师，也适合刚入门电源设计的同学建立正确的认知框架。

2. 自举电容到底在解决什么：先从半桥的“浮地困境”说起

2.1 高边MOSFET的栅极参考点为什么是“漂”的

Buck电路的核心结构很简单：一个高边开关管、一个低边开关管（或续流二极管）、一个电感和输出电容。高边MOSFET的源极不接系统地，而是接在SW节点上。SW节点不是恒定电位，它在高边导通时接近Vin，在低边导通时接近0V（同步Buck）或负的二极管压降（异步Buck）。也就是说，高边MOSFET的源极电位是来回跳变的。

要给高边MOSFET提供栅极驱动电压，驱动器的输出必须以源极为参考。因为MOSFET的Vgs是栅极相对源极的电压，高边管的Vgs_max通常只有正负20V左右，而源极可以拉到Vin，如果直接用系统12V或者5V去驱动栅极，那么只要高边管导通，源极接近Vin，栅极相对源极可能变成负压或者击穿栅氧化层。换句话说，驱动信号必须“骑”在SW节点的电位上，这就是浮地驱动的来源。

2.2 电荷泵也做浮地驱动，为什么主流还是自举

浮地驱动有几种实现方式，比如隔离变压器驱动、电荷泵驱动、自举电容驱动。隔离变压器能彻底解决电位漂移问题，但会增加成本和体积，而且变压器漏感会拖慢开关边沿。电荷泵理论上可以持续提供高于Vin的电压，但开关节点高速切换时电荷泵的纹波和建立时间都不好控制。

自举电容的方案用一个电容加一个二极管就能实现，成本几乎为零，响应速度极快，所以在单片Buck控制器和集成驱动器中几乎成了标准做法。核心原理就是利用SW节点周期性地被拉到地电平（或者接近地）的窗口，给自举电容充电，然后在SW节点浮起来之后，用这个电容里的电荷去维持高边管的栅极驱动电压。

这里有一个很容易忽略的点：自举电容充电的前提是SW节点必须有机会回到低电平。如果电路一直让高边管导通，SW一直等于Vin，那么自举电容的充电回路里根本没有压差，电容电压只能靠原有电荷维持，一旦电荷耗尽，高边驱动就会失效。这个现象在标题里对应的就是“持续导通”三个字，后面我会展开讲为什么它是最容易被低估的坑。

3. 充电回路：决定Buck能不能启动的隐藏路径

3.1 三要素：自举二极管、自举电容、SW节点

先画一条完整的充电回路。电路处于低边导通阶段时，SW节点电位接近地，此时自举电容的负极相当于被拉到地，正极通过自举二极管连接到VCC（驱动器电源或控制器的供电电压）。电流路径是：VCC -> 自举二极管 -> 自举电容 -> SW节点（低边MOSFET或续流二极管）-> 系统地。VCC给电容充电，电容两端电压被充到接近VCC减去二极管压降。

当高边MOSFET导通时，SW节点电位跳变到Vin，自举电容负极跟着跳到Vin，电容正极电位一起被“举”到Vin加VCC附近，这就是“自举”这个名称的由来。此时电容上的电荷成为高边驱动器唯一的能量来源，负责给高边栅极提供足够的Vgs。

充电回路看起来简单，但容易出问题的地方全在细节上。自举二极管必须是快恢复管或肖特基管，不能用普通整流二极管，因为SW节点高频切换时，普通二极管的恢复时间会导致反向恢复电流，冲击电流可能把二极管烧掉，或者在恢复过程中产生很大的开关损耗和EMI。TI的很多设计指南里都强调自举二极管的恢复时间要小于50ns，反向耐压要大于Vin加一定的裕量。

3.2 同步Buck和异步Buck的充电窗口差异

异步Buck的低边是二极管，当高边管关断时，电感电流通过二极管续流，SW节点被二极管钳位在大概负0.3V到负0.7V（取决于二极管类型）。自举电容在这个窗口内充电，充电电压理论上能达到VCC减去二极管导通压降再减去SW节点的负压，反而比同步Buck略高。

同步Buck的低边是MOSFET，当低边管导通时，SW节点接近0V，但注意低边MOSFET的导通电阻Rds_on不是零，所以SW节点实际电压等于电感电流乘以Rds_on，在重载时可能有个几百毫伏到一伏多的电位。这个看似不大的差异，会直接影响自举电容的充电电荷量。轻载时电感电流小，SW更低，充电更充分；重载时SW抬升，充电压差减小，电容存储的能量打折。如果你把自举电容按轻载参数选得刚好够用，满载时可能因为充电不足而出现高边驱动欠压。

3.3 充电时间常数与启动瞬间的“首次充电”

自举电容充电回路的路径上不仅有二极管和电容，还有驱动芯片内部的开关管电阻、PCB走线寄生电阻、以及你可能为了限流而故意加的串联电阻。这些电阻和自举电容共同构成一个RC充电网络。

假设自举电容为100nF，回路总电阻为10欧姆，时间常数就是1微秒。注意，这个时间常数必须远小于低边导通的时间窗口。如果开关频率是500kHz，周期是2微秒，如果占空比只有10%，那么低边导通时间只有200ns，远小于1us。这意味着每个周期内自举电容根本充不满，电容电压会逐渐下降。这个时候就要么把电容缩小，要么加自举电阻限流（但会进一步恶化充电），要么降低开关频率，要么选用内部集成自举充电电阻更小的驱动芯片。

启动瞬间是特别容易被忽视的场景。电路刚上电时，自举电容初始电压为零，那么第一个高边导通脉冲到来之前，必须让低边先导通一段时间，让自举电容充满电。很多控制器有个“软启动”或“预充电”机制，就是在开机时先强制低边管导通足够长时间，否则第一发高边栅极驱动就会因为自举电压不足而无法完全开启MOSFET，导致高边管工作在放大区、功耗激增，严重时直接烧毁。

我把充电回路相关的几个参数和影响整理成一张表，方便对照：

我在实际调试中养成过一个习惯：先不要急着给自举电容定容值，而是先算算系统的最差工况占空比和最小低边导通时间，再反推电容上限。这一步做扎实了，后续的浮地驱动和持续导通问题都会好办很多。

4. 浮地驱动：自举电容上的电荷是怎么“举”起栅极电压的

4.1 自举电容在工作周期内的“三段式”电压变化

一个稳定的开关周期内，自举电容上的电压可以拆成三个阶段。

第一阶段是低边导通后的充电期。SW接近地，电容通过二极管从VCC充电，电压从谷值往峰值爬。第二阶段是高边管刚要导通的瞬间，驱动器从电容抽取电荷，把高边栅极从0充到Vgs_th以上的米勒平台，这是整个周期中电荷消耗最猛烈的时刻，因为栅极电容被迅速充电，电容电压会瞬间跌落，跌落幅度取决于栅极总电荷和电容容值。第三阶段是高边管维持导通期间，驱动器的静态电流、高边管栅极漏电流、电容自身漏电流、以及自举二极管的反向漏电流，都会慢慢消耗电容上的电荷，电压缓慢下降。

很多工程师只关注第二阶段，却忽略了第三阶段的“缓慢漏电”。在低占空比下这些问题微乎其微，但在接近极限占空比时，高边管导通时间可能长达几十微秒甚至几百微秒，漏电流的持续消耗会被放大，最终可能导致高边管还没关断，栅极电压就已经跌破Miller平台，MOSFET从饱和导通退回线性区，管压降增大、损耗剧增、甚至烧毁。

4.2 电荷守恒计算：栅极电荷Q_g与电容容量的配比

栅极驱动所需的电荷量主要由MOSFET的栅极总电荷Q_g决定。Q_g不是固定常数，它等于驱动电压范围内对栅极电容积分的结果（Q = C·ΔV 的广义形式）。从驱动器角度看，要把栅极从0推到12V，需要抽走约等于Q_g的电荷，而Q_g通常可以从MOSFET的Datasheet里直接查到，典型值从几nC到上百nC不等。

自举电容的容值可以根据这个关系粗算：CB = Q_g / ΔV，其中ΔV是你允许自举电容在供给栅极电荷时跌落的电压摆福，建议不超过VCC的10%。举例来说，如果Q_g是25nC，驱动电压12V，允许跌落1.2V，那么CB至少要21nF。这里的计算还没考虑驱动器内部消耗和电容自身漏电，实际取值最好留3到5倍余量，所以我通常习惯取计算值的3倍以上，也就是100nF左右。

这里有一个关键坑：温度对陶瓷电容容值的影响非常严重。X7R电容在-55°C到+125°C之间有约正负15%的容值变化，而小封装（0402、0603）的X5R在直流偏压下容值可能暴跌40%到60%。所以如果按25°C的标称容值去计算，实际高温高偏压下电容实际容量可能只有标称值的50%。这也是为什么很多量产板子在常温调试时一切正常，一到高温环境就不稳定。

4.3 浮地驱动的高边稳压机制：为什么自举电压会“叠加”而不是“固定”

当SW节点从0V跳到Vin时，电容正极电压理论上变成VCC + Vin，这个叠加后的电压给高边栅极驱动器供电。高边驱动器的内部电路需要把Vgs限制在安全范围内，所以通常会在内部做一个电平转换或稳压，让实际加在高边管栅极和源极之间的电压仍然稳定在VCC附近。

这个“叠加”机制也解释了为什么高边驱动的回流路径必须经过自举电容和IC内部的高边驱动输出级。如果电容失容或者PCB走线断裂，SW节点上跳瞬间电容正极无法被“举起”，高边驱动就会欠压。这种故障用示波器测量时，往往表现为SW节点波形的高电平宽度变窄、Vgs波形幅值逐渐下降，最终出现打嗝或啸叫。

我调过一块板子，SW节点波形间歇性“炸开”，看起来像环路不稳定，但查相位裕度一切正常。后来用差分探头直接测高边管Vgs，发现Vgs只有6V左右，栅极电压不足导致MOSFET没有完全导通，SW节点在导通压降上反复振荡。换了更大容量的自举电容并调整了驱动电阻后，Vgs恢复到了10.5V，问题立刻消失。走查“环路不稳”之前，先看一眼浮地驱动是否健康，这个经验能帮你少走很多弯路。

5. 持续导通：最容易让自举电容“断气”的严苛工况

5.1 高占空比下的充电窗口被压缩

所谓持续导通，在这里指的是高边管连续多个周期保持较长导通时间的高占空比工作状态，比如输入电压接近输出电压（降压比接近1）的时候。Buck电路要维持输出稳定，高边占空比大约是Vo/Vin，当Vin只比Vo高一点时，占空比可能高达90%以上。这意味着低边导通时间只有周期的不到10%，自举电容的充电窗口被压缩得极短，而每个周期要供给的栅极电荷却和低占空比工况几乎一样。

这就形成了一个剪刀差：需要补的电没变多，但能补电的时间变短了。如果自举电容的充电时间常数没有按这种极端工况去核验，电容每周期只会恢复一部分电荷，工作几个周期之后，电压逐步下台阶，最终掉出有效驱动范围。此时高边MOSFET不会立刻完全关断，而是在线性区长时间工作，发热量大增，效率骤降，甚至触发过温保护。

5.2 低开关频率下的电荷消耗拉锯战

除了占空比的问题，开关频率也会改变持续导通的观感。低频工作（比如100kHz以下）意味着每个高边导通周期长达10微秒以上，即使占空比不高，单次导通时间也足够长，电容上的电荷被静态功耗和漏电流持续消耗的时间也变长。漏电流的绝对数值虽然微安级别，但在长导通周期里，积累起来可能达到数微库仑甚至更多，对比只有几十nC的栅极电荷需求，这个漏电占比就显得非常大。

我遇到过一种现象：电路在500kHz满载下工作正常，改用200kHz之后反而高边驱动欠压。原因就是高边导通时间从几百纳秒拉长到了几微秒，自举电容的电荷在导通期间被漏电阻耗尽。这种事如果你没把持续导通时的电压保持能力算进去，靠示波器抓也只会看到Vgs越来越低，容易误判成控制器芯片损坏。

5.3 持续导通时的波形判读：如何在示波器上确认自举电容“健康”

判断自举电容在持续导通工况下是否撑得住，最直接的办法是测量高边MOSFET的Vgs波形。用隔离探头或差分探头跨接在高边管的G和S之间，观察在整个高边导通时间内，Vgs的平坦段是否持续稳定。健康状态下，Vgs会有一个初始下跳，然后基本保持水平或者略微下降，下降幅度应当在设计允许范围内（比如小于1V）。如果不健康，Vgs会在导通期间明显下弯，越往后越低，到了拐点附近甚至出现振铃。

顺便说一句，很多人在测高边Vgs时习惯用普通探头夹在G和地之间，这测出来的波形是完全错误的，因为你测到的是Vg相对大地的电位，而不是相对源极的电位。要测相对源极的电压，必须用差分探头，并让探头参考点在SW节点上。有一次我帮人定位问题，对方信心满满地说驱动波形“很正常”，我一看就发现他把探头负极夹在了地上，测的是SW波形，根本不是Vgs。

处理持续导通的另一个思路是给自举回路里串联一个电阻RB，用限流的方式减小充电浪涌对VCC的冲击，但在高占空比工况下这个电阻往往是帮倒忙。它让充电时间常数变大，相当于把充电窗口压缩得更紧。如果必须串，阻值不要超过5Ω，而且要核算最糟糕占空比下的电容充放电平衡。

我把持续导通相关的工况和诊断要点整理一下：

持续导通工况还有一个进阶玩法是采用“自举电容维护周期”策略，在控制器里周期性地插入一个强制低边导通时段，专门给电容补充电荷。有些控制器的数据手册中写到了这个特性，但大部分非同步Buck没有这种机制。如果项目里确实受制于高占空比，可以考虑改用带电荷泵的浮动驱动芯片，或者在应用板上额外加一个小辅助电源，不过这属于“治本但会增加成本”的方案，选型阶段就要想清楚。

6. 从选型到Layout：把自举电容的性能真正落实到PCB上

6.1 容值计算的完整套路：从Qg出发，向上叠加裕量

很多参考设计直接标1uF，但如果你照抄，在一些工况下会出问题。我的选型套路是这样的：先锁定高边MOSFET的Qg，再锁定驱动器的静态供电电流和自举漏电流，然后用经验公式 CB = Qg / ΔV 算出理论值，最后乘以3~5倍的温度和偏压裕量系数。ΔV按驱动电压的5%到10%取。如果你用的是1200V耐压的GaN FET，Qg数值相对较小，但栅极驱动对电压纹波更敏感，此时ΔV要取得更保守一些，比如5%以内，否则阈值附近容易误触发。

以驱动电压12V、Qg=30nC为例，允许跌落0.8V（约6.7%），算下来至少37.5nF。取3倍裕量后就是约112nF，对应标准容值100nF正好够。但是如果环境温度到85°C，X5R电容在直流偏压后的实际容量至少打七折，那就建议保守用到220nF。这里我给一个小建议：直接在物料上选1210封装或1206封装的X7R电容，耐压不低于25V，这样直流偏压降和温漂都小一些。

6.2 要不要串自举电阻：阻值、功耗和充电角度的权衡

自举电阻一边连着自举二极管，一边连着自举电容，起到限制充电浪涌电流的作用。这个电流在SW节点从高电平跳变到低电平的瞬间会很大，不加电阻时可能对VCC造成瞬时拉低，引起控制IC误动作。但串联电阻的副作用是延长充电时间常数，所以在高占空比电路里我一般不加，或者加一个1Ω到2.2Ω的小阻值。

有一种更好的做法是把电阻换成磁珠，磁珠在直流状态下阻抗很小，不会影响充电时间常数，而在高频尖峰下阻抗增大，能抑制充电瞬态。不过磁珠的直流偏流能力要注意，充电电流是脉冲电流，峰值可能几百毫安，选型时直流额定电流至少要保证两倍裕量。自举回路里的脉冲电流一般不连续，平均功耗很低，关键是瞬时峰值不要超过磁珠额定电流的60%，否则磁珠饱和后抑制效果直接失效。

6.3 Layout顺序：电容、二极管、驱动器的位置优先级

自举电容的位置优先级比你想的还高。它的回路电感会直接影响浮地驱动的稳定性和高边栅极电压的过冲。布局时自举电容要尽量靠近驱动器IC的自举引脚和SW引脚，把回路面积缩到最小。自举二极管也要紧贴电容放置，彼此之间的布线用短粗走线，尽量避免过孔，因为过孔的电感会减慢高频电流的响应。

高边管栅极到驱动器的走线也属于自举回路的一部分，这段走线过长会引入寄生电感，在开关边沿时产生振铃，严重时会超过Vgs的绝对最大额定值。所以高边栅极走线不能过细过长，最好控制在5mm以内。如果实在拉不开距离，就在栅极串一个小电阻（比如2.2Ω~10Ω），抑制振铃，但要注意这会降低开关速度。

我还见过一个布局问题：自举电容放得离开关节点太远，但离SW走线很近，导致电容和SW走线形成一个大环路，辐射很大。SW节点本身就是全电路里dv/dt最剧烈的点，任何和它构成大环路的器件都会成为天线。自举电容的位置一定要和SW节点同步紧凑，尽量让充电回路和放电回路都有最短路径。

6.4 一个容易被忽略的细节：自举电容不是简单一个器件

很多集成Buck芯片内部已经有了自举二极管，芯片的BST引脚就是自举电容连接点，此时你不需要外加二极管，只要给BST引脚到SW引脚之间放一个电容就行。但如果你用的是外部驱动器加外部MOSFET的方案，自举二极管就得自己选。有些高集成度GaN驱动直接把自举电容和内部稳压都放进封装里，这种芯片对PCB布局的容错率更高。

选电容耐压时，记得考虑SW节点抬升到Vin后的叠加效应。电容正极电位可能达到Vin + VCC，备用裕量要足够。一个耐压16V的电容用在24V输入的Buck里，即使理论计算“好像”没问题，但SW节点尖峰一叠加，很容易击穿。我见过一块板子自举电容直接冒烟，就是耐压选低了。

7. 实操复盘：一次真实的“持续导通导致输出电压跌落”案例分析

7.1 现象：轻载正常，重载掉电压，还伴随吱吱声

去年调试一块12V输入、10.8V输出的同步Buck板子，输出电流1A左右正常，加到1.8A后输出电压从10.8V掉到10.2V，而且能听到轻微高频吱吱声。测效率，比规格书的典型应用电路低了接近4个点。当时第一反应是电感饱和了，但换了一个更大电流的电感，现象没有任何改善。测SW波形，发现高电平宽度时好时坏，有些周期甚至直接丢失。这个“丢失”现象特别像控制环路接近不稳定时的现象，于是调补偿网络，参数换来换去，问题依旧。

后来终于拿差分探头去测高边Vgs，波形在导通中段有一个明显的下弯，Vgs从10.8V一路掉到6V左右，然后突然恢复。从波形上看，高边管在导通后半段已经进入线性区，根本不是正常开关在工作。这个下弯节奏和吱吱声的节奏完全一致，基本可以锁定自举电压不足叠加环路调节，形成了周期性欠压和恢复的循环。

7.2 排查链路：从环路到驱动再到自举的逐级锁凶

排查过程其实是有层级的。第一步是排除环路，做法是把带宽调低，看现象是否改善，结果依旧；第二步是看SW的开关波形，发现开关不连续，但这可能是结果不是原因；第三步测高边Vgs，发现导通中段严重掉压，这时候才把矛头指向自举。第四步把自举电容从100nF换到330nF，并把原来的串联电阻从4.7Ω去掉，Vgs平坦度立刻好转，重载电压回来了。

这个案例里最值得反思的是，为什么轻载1A时正常，重载1.8A就出问题？因为重载时低边MOSFET的Rds_on压降增大，SW节点在低边导通时电位更高，自举充电压差变小；同时重载时高边导通时间也更长，因为负载电流大、占空比会微调增大，进一步压缩充电窗口。两个因素叠加，自举电压平衡点被打破。换更大的电容和去掉串联电阻，本质上就是同时改善了储能和充电能力。

7.3 设计复盘：什么样的自举参数组合在持续导通下最稳

经过这轮调试，我给自己定了一个自举参数的设计守则。容值宁大勿小，但也没必要无限大，一般不超过1uF，因为过大容值反而会让充电时间常数变大，在极小占空比启动时会充不满。串联电阻能不加就不加，如果为了抑制浪涌必须加，阻值控制在2.2Ω以内，并且要做高占空比下最坏情况的充放电平衡验算。自举电容优先选X7R，其次才选X5R，不要用Y5V或Z5U。

封装上我会在布局空间允许时偏向0805或0603，容值100nF到470nF。0402虽然省面积，但额定电压和直流偏压特性比较差，量产良率容易出问题。自举回路走线要尽量短粗，SW节点附近不要铺大铜皮去“散热”，因为大铜皮会增加节点电容，拖慢开关边沿。如果空间实在拥挤，优先保证自举电容到驱动IC的路径最短，再考虑其他信号线。

这个案例提示了一个普遍规律：Buck电路里的很多“疑难杂症”，追根溯源往往是自举电容在极端占空比工况下失去了电荷平衡。它不像电感选型那样有明确的计算公式，也不像环路补偿那样能通过扫频来定位，唯一的判断方法就是对准高边Vgs波形，把它当成头号怀疑对象。

8. 聊点真正有用的：把这三个关键点的逻辑串成一条线

如果只记住一句话，那就是：自举电容的本质是“每隔一段时间必须有机会重新灌满的储能罐子”，充电回路决定了它能不能灌满，浮地驱动决定了它用什么样的参考系去工作，持续导通则决定了它会不会在两次充电之间被放干。这三个关键点不是独立的，而是环环相扣。充电回路设计不好，浮地驱动就悬；浮地驱动不稳定，持续导通就崩；持续导通处理不好，前面所有工作都白费。

我做电源调试这些年，一个很深的体会是：很多工程师遇到Buck问题就下意识去调环路、换电感、换MOSFET，很少有人会先怀疑自举电容。但这颗小电容恰恰是整个半桥驱动系统里最脆弱的一环，因为它既要承受高频充电电流，又要维持高边栅压，还要在极端的占空比窗口里完成能量转移。它的工作状态没有专门的引脚可以直接监控，只能靠间接波形和电路行为去推测。

如果你正在被某个Buck的疑难杂症困扰，我的建议很朴素：先花十分钟把高边Vgs波形看明白。它会告诉你驱动系统是不是健康的，比各种理论分析都快。自举电容的容值、泄漏、偏压特性都会在这个波形上留下痕迹，关键是你愿意不愿意蹲在示波器前面，把一个周期的波形放大再放大，去看导通后半段那点不起眼的电压下弯。很多电源问题，答案早就写在波形里了，只是我们一开始总是不愿意相信，罪魁祸首会是那个不起眼的电容。