只要是摸过光模块或者搞过高速信号处理的人，最近两年肯定没少听“Flip Chip”和“线性驱动”这几个词。800G光模块量产刚站稳，1.6T就已经在路上了，而这一代产品最核心的封装技术拐点，就是发射端从传统的金线键合Wire Bonding转向了倒装焊Flip Chip。这背后的逻辑也好理解：单通道速率从100Gbps起步，电信号跑到56GBaud甚至112GBaud时，金线的寄生电感和不一致性就是信号完整性灾难。Flip Chip用铜柱或焊料凸点直接把芯片翻转过来贴到基板或PCB上，互连路径从毫米级缩短到十几微米，带宽密度完全不是一个量级。
这篇文章就围绕800G/1.6T光模块的Flip Chip技术做深度拆解，涵盖激光器芯片、Driver/TIA芯片的倒装设计差异、关键工艺窗口、失效模式，以及和传统Wire Bonding方案的取舍。适合做光模块研发、封装工艺、失效分析的工程师，也适合刚入行想搞明白“为什么这代产品非Flip Chip不可”的朋友。我尽量用讲项目复盘的方式，把背后算过的账、踩过的坑、返工过的批次都摊开来讲清楚。
1. 为什么800G/1.6T光模块必须走向Flip Chip
1.1 带宽密度与寄生参数的账
先算一笔信号完整性的账。传统Wire Bonding的金线长度通常在300到500微米，接触Pad到芯片Pad之间的环路电感大概在0.5到1nH左右。对于NRZ调制到50GBaud甚至PAM4下的112GBaud，单根金线的寄生电感就会在阻抗连续性上制造一个明显的反射点，加上金线直径受限带来的电阻损耗，高速信号的衰减和抖动就压不住了。更麻烦的是，金线键合的弧高差异和键合点的位置公差，会直接导致同一批次里不同模块的信号质量偏差，这在量产筛选的时候特别难搞。
1.6T光模块的典型架构是八个通道、单通道200Gbps，意味着每个通道的波特率在112GBaud以上。在这个速率档位，Flip Chip把芯片翻转后直接通过微凸点连接到基板，信号路径只有几十微米，互连寄生电感能压到0.1nH以下。同时，凸点的共面性由晶圆制造工艺保证，一致性比键合机拉出来的金线好得多。所以Flip Chip不是某一项指标的小幅提升，它是从工艺底层把高速信号的确定性给救回来了。
1.2 光电芯片异构集成的结构演变
光模块的封装体系里，不同芯片的Flip Chip难度差别很大。Driver和TIA这类电芯片本身是标准CMOS或SiGe工艺流片，芯片表面的IO Pad可以做得很规整，设计成适合倒装的金属镀层也没问题，Flip Chip整个产业链已经非常成熟。
真正的难点在激光器芯片。传统激光器是边发射结构，光从芯片的端面输出，电极一般分布在上下两个表面。要做Flip Chip，就得把P电极和N电极都通过蚀刻、钝化、开孔、再布线这些工序引到芯片的同侧表面，形成适合凸点连接的平面电极阵列。这就是常说的“共面电极激光器”，它在晶圆级工艺的复杂度和成本上，比普通边发射激光器高不少。
那为什么还要往这个难路上走？因为到了112GBaud，激光器里那个几十毫米长的引线键合点，带来的寄生电感会直接跟调制带宽打架。DFB激光器的3dB带宽本来就受RC时间常数和寄生参数限制，金线键合增加的0.3到0.5nH电感足以把带宽往下拉好几个GHz。改成Flip Chip之后，激光器驱动电流路径的环路电感大幅降低，调制带宽、眼图交叉点、张角这些指标会有一个肉眼可见的提升，尤其在高温环境下优势更明显。
2. 激光器Flip Chip与Driver/TIA倒装的关键设计拆解
2.1 激光器芯片的内部结构变化
先看发射端的DFB或EML激光器。传统封装里，激光器芯片的P面朝上，通过金线从顶部的Pad键合到电路，N面通过导电银浆粘到热沉上。Flip Chip方案必须把两个电极都放在同一侧，这就逼着芯片设计做手术。
当前最主流的做法是采用“台面蚀刻+背面减薄+正面走线”的工艺路线。具体说，外延片长完激光器结构以后，先做双沟道蚀刻定义出有源区，然后做绝缘层钝化，把N型接触区的窗口开出来，再通过P电极和N电极的金属沉积与刻蚀，把N电极引到芯片正面的边缘位置。整个晶圆最后要减薄到80到100微米左右，方便后续在端面解理和镀膜的时候保证光腔质量。
实际流片的时候，N电极引线设计要考虑两个问题：电流均匀性和散热路径。N电极如果只从一侧引回来，大电流注入时靠近引线一侧的电流密度会高于远端，导致有源区增益分布不均匀，严重时会出现非均匀发光，远场变成“双瓣”。所以设计上一般会把N接触孔做成叉指状或者环形结构，让电流扩散尽量对称。散热方面，既然芯片是翻转贴装，那么离有源层最近的衬底那一面反而是靠基板侧，热沉路径就变成了“有源层→衬底→凸点→基板→模块结构”，比原有金线键合方案的热阻甚至更低，这是Flip Chip的一个隐形红利。
2.2 Driver与TIA芯片的倒装设计细节
Driver/TIA芯片由于是量产工艺，倒装设计的坑更多体现在RF布线、电源完整性、接地屏蔽三个方面。高速差分信号从芯片背面或边缘扇出时，如果参考地不连续，就会产生共模辐射和寄生谐振。很多团队在倒装设计初期只盯着信号凸点数量，忽略了地凸点的分布，结果做出来的模块在30GHz以上频谱出现明显谐振峰。
我的建议是：在差分信号凸点两侧对称布置地凸点，同轴结构能有效压制横电磁模的激励。同时，Driver芯片下面的基板对应位置要铺连续地平面，切割空洞越小越好。电源凸点需要跟高频去耦电容的距离尽量短，因为倒装之后电源路径变短了，但去耦路径如果绕来绕去，电源纹波照样会耦合到射频输出上。
TIA这边，由于输入灵敏度很高，尤其跨阻放大器输入端的PIN管探测器倒装时，输入端凸点的寄生电容直接参与输入极点计算。一个直径60微米的凸点在低介电常数材料下的寄生电容大约在0.05pF量级，相对于几十毫安跨阻放大器的输入电容预算已经不可忽略。因此PIN/TIA的倒装设计常采用小凸点、多凸点并联的方式，把各个凸点的寄生电容通过并联后的等效值降下来，同时保证机械连接的可靠性。
2.3 为什么要区分“Flip Chip发光芯片”和“裸焊”
这里很容易混淆一个概念：把激光器芯片朝下贴到基板上就算Flip Chip。严格讲，倒装焊必须通过凸点实现电连接和机械连接，而有的低成本模块里，激光器芯片翻转后用导电胶直接“贴”上去，这叫“Face-Down Bonding”，本质上是固晶工艺，不是倒装焊。区别在于：
- Flip Chip有凸点，焊接后间隙可控，有自对准效应，适合高频。
- Face-Down用导电胶，胶水的厚度和填充状态一致性难控制，高频性能没那么稳定。
800G以上光模块里，激光器基本走的是带凸点的倒装方案。Driver和TIA这类电芯片也有不少直接做成CSP封装或倒装到陶瓷基板上再贴到PCBA的混合方案。做系统集成的时候，要辨析清楚每一级封装用的到底是“凸点倒装”还是“导电胶贴片”，因为两者的焊点高度、热阻、寄生电容都不同，直接影响仿真模型是否贴合实测。
3. 核心工艺链路的全流程展开
3.1 晶圆级工艺：UBM、凸点、光刻对准
Flip Chip工艺的第一步在晶圆厂完成。芯片Pad做完之后，先要开钝化层窗口，再溅射或电镀UBM层。UBM层一般由Ti/Cu/Ni/Au这样的多层金属组成，Ti是粘附层，Cu是导电和润湿层，Ni是阻挡层，Au防氧化。UBM层设计不能太薄，否则焊接时底层金属会被焊料吃穿，导致凸点脱落；也不能太厚，否则应力太大，在温循测试时容易在UBM和Pad界面开裂。
凸点类型上，当前800G光模块的芯片基本是两种选择：金凸点（Gold Bump）和铜柱焊料凸点（Cu Pillar）。金凸点适合激光器芯片这类不能容忍锡焊料“污染”发光区材料的器件，因为金凸点通过热压键合完成连接，没有焊料流动的溢出问题。而Driver/TIA芯片的载流能力要求更高，铜柱凸点有更高的高宽比和更低的电阻，导电性能更好。
光刻对齐是倒装芯片设计中容易忽视的一环。激光器芯片或Driver芯片吹嘴Pick-up之后要旋转180度，光刻掩膜的坐标系和凸点布局的坐标系需要设置成镜像关系。很多团队第一次流片出来发现凸点整体偏移了半个间距，原因就是WLP阶段没注意“芯片翻转后坐标反转”的问题。
3.2 基板的表面处理与焊盘设计
Flip Chip的基板流程比Wire Bonding里只做金手指镀金要复杂得多。基板焊盘要和芯片凸点一一对应，单个焊盘的尺寸公差一般在±10微米以内，同时焊盘表面必须做ENIG或者沉金等可焊性处理。
基板材料的选择直接决定了高频传输品质。800G光模块的内层走线一般选M6G、M7E这类的低损耗材料，Dk要稳，Df要低，同时层叠结构要保持地铜的连续性。我做项目复盘时最烦遇到的情况是基板厂商把微带线参考地挖空一块，结果仿真模型里S21是平的，实测30GHz以上出现了一个“滑梯”，最后只能重新改版，物料和工期全浪费了。
基板的热膨胀系数也是重点。倒装芯片的凸点直接把硅芯片和有机基板“铆”在一起，两者的TCE差异一般在3ppm/K和15-17ppm/K之间，这么大差距全靠凸点去扛，所以在基板选型时，尽量选TCE低一些的类陶瓷材料，或者在高密度区域通过布局优化来降低热应力。
3.3 助焊剂涂布、贴装、回流焊
在贴装之前，基板的焊盘区要刷助焊剂，目的是去除氧化层并让焊料润湿。助焊剂不能刷太厚，否则回流时残留大，后续底部填充底填底填的时候容易夹气泡。要么换成助焊剂浸蘸工艺，也就是俗称的Dip Flux，让芯片凸点均匀蘸上一层薄助焊剂再贴装。
贴装设备的关键在于对位精度和压力控制。高端倒装机的贴装精度能够做到±3微米以内，对位用光刻mark的位置识别，再通过角度补偿实现准确贴装。压力太大会把助焊剂挤跑，导致焊接桥连；压力太小，凸点碰不到焊盘，回流时容易虚焊。
回流焊曲线在整个工艺里占七成以上的成败。有铅SnPb焊料峰值温度在220℃左右，无铅SAC305焊料峰值在245℃左右。光模块基板通常是混装工艺，基板上可能同时有低速控制芯片的BGA和高速Driver芯片的Flip Chip，这两类芯片的峰值温度容忍度不同，通常要结合两类器件确定一个折中曲线。升温速率一般控制在1到3℃/s，避免芯片和基板因为热膨胀不同步而产生应力裂纹，峰值区液相时间维持在40到70秒即可，太长的话焊料蠕变会加剧。
3.4 底部填充与固化流程的取舍
底填是倒装芯片工艺里极关键的一环，不要省。Flip Chip焊点承担电连接和机械连接，但芯片和基板TCE失配带来的剪切应力会随着温循次数增加，焊点疲劳开裂。底填胶把芯片底面和基板之间的缝隙填满并固化后，应力被均匀分散，焊点寿命可能提高数倍甚至一个量级。
底填工艺有一点容易被忽略：底填胶的流动性和填充时间受基板表面阻焊剂的材料影响很大。如果基板表面粗糙度低，底填胶流动速度快，气泡会更难逃逸；如果阻焊剂表面张力控制不当，底填胶会形成局部爬壁，造成“包络”现象，反而产生空洞。固化曲线要按胶水的Tg和固化放热特点来定，常见环氧系底填胶在150-165℃固化，时间在30到60分钟，固化后必须做外观检查和超声扫描，重点看焊点区是否有气孔、空洞率是否超标。
4. 从工艺参数到热特性的联动设计
4.1 封装结构与热路径的重新审视
Flip Chip在热特性上很容易给人一种“芯片翻转了，热会走得更好”的直觉，但实际分析一下热阻网络会发现没这么简单。传统Wire Bonding激光器是P面朝上，热量主要靠N面向下经银浆传导到热沉；Flip Chip后，芯片有源区产生的热量要穿过两个路径：一路是直接从有源区向上走到芯片背面，再通过模块的散热结构传出去；另一路是向下穿过衬底到凸点，再通过基板的热铜块散热。
所以Flip Chip之后的热管理其实是“双侧散热”的格局。如果模块结构设计得当，在芯片背面上加一层高导热垫或者直接把芯片背面贴在壳体铜块上，散热能力绝对优于Wire Bonding。反过来，如果只依赖基板散热，基板的FR4或高速材料导热系数很低，热量会淤积在凸点附近，反而引发局部高温。
这里必须提到激光器的高温敏感性问题。激光器的阈值电流和增益都随温度漂移，结温上升，出光效率和调制带宽都会掉。实测下来，Flip Chip方案如果做好了背面散热，T0（激光器开启时的结温）能比Wire Bonding低10℃以上，高温寿命表现和眼图指标都会从容一些。
4.2 焊点尺寸与热点的匹配
焊点尺寸不只是电性能参数，它同时决定热点散热截面。单个金凸点直径60微米，高度20微米，传导热量的能力有限。如果一个高速激光器正向电流跑到150mA以上，所有热量都在有源区那一条窄带上，光靠一排凸点往下导，热点区域温度会非常集中。
实际项目里，我们评估过是否需要把大发热芯片下的凸点做“热凸点”，也就是在信号和地凸点之外增加一些独立的假凸点，专门用来疏导热量。这个思路可操作性很强，但要注意假凸点不能跟基板的信号线交叉，否则容易成了寄生的“天线”。热仿真一定要跑起来，用实测边界条件反推模型中各层材料的有效导热系数，一层一层校，不然仿真在低功率下看着挺准，一上大电流，温度预测就偏差很大。
4.3 焊点疲劳与可靠性的热力耦合
从可靠性角度，光模块的温循测试条件往往是-40℃到85℃甚至更高。温度范围大意味着变形量更大，焊点的塑性应变累积更厉害。铜柱焊料凸点的抗温循能力比金凸点要好，原因是铜柱把焊料层抬高，焊料高度变薄，热失配产生的剪应变有一部分被铜柱的弹性吸收了。
即便如此，焊点开裂依然是倒装焊光模块最常见的失效模式。裂纹一般从焊点的外侧底部开始往里延伸，初期表现为接触电阻略微上升，尔后变成高频指标里的时域反射出现拐点，最后完全断裂。超声扫描时，裂纹区域会呈现高亮反射特征。对于量产批次，我一般建议每批做Shotgun温循抽检，配合在线超声扫描和高速S参数对比，能比较早发现问题批次。
5. 仿真与实际测试的经验对照
5.1 高频仿真模型里的凸点建模准确性
Flip Chip凸点的寄生参数不是只有电容，它还包括凸点自感、相邻凸点间互感、凸点与地平面之间耦合电容。这些参数在射频仿真里通常是通过三维电磁场求解器提取的。
建模时凸点的高度和直径必须按实际截面来，不能拿个理想圆柱代替。因为实际金凸点在回流或热压之后会变形，顶部和底部的直径差影响电感提取结果。另外，在Driver差分输出到激光器的连接线上，一对差分凸点的间距和相对位置会直接影响差模阻抗。仿真模型里如果只建一个单端凸点再做对称复制，往往忽略了两者之间的寄生耦合，实测定性就会差不少。经验做法是把一对差分凸点和周围的接地凸点一起建出来，地凸点距离对差分阻抗的影响要专门跑一个参数扫描，找出最稳定的一组值。
5.2 实测高频表征与去嵌入
测试Flip Chip模块的高频性能时，要非常留意探针尖端的接触位置和接触压力带来的不确定性。倒装芯片的Pad本身就是为了凸点互连设计的，未必方便探针扎测。很多实验室会选择在基板设计阶段预留CPW测试点，但基板的测试点焊盘同样存在寄生，测出来的S参数必须做去嵌入处理才能还原芯片本身性能。去嵌入用的标准件（Open/Short/Through）必须和被测路径的层叠结构一致，否则去嵌入之后反而引入新误差。
我们遇到过一种翻车情况：仿真和实测在25GHz以下都对得上，超过25GHz实测的S21掉得比仿真快。后来排查发现，是测试点焊盘本身没有被去嵌入完全，焊盘的pad电容在频率升高后对信号衰减贡献变大。解决方法是把去嵌入标准件做得更贴近真实被测路径的长度，而不是用一个超短的Through做“理想参考”。
5.3 热阻测量的实际方案
模块级的热阻测量怎么测？最标准的是利用激光器的波长温漂特性测结温。小电流下（比如10mA），激光器正向压降或发光波长与温度呈良好的线性关系，先做校准曲线，然后在工作电流下测实际波长或电压，反推出结温，再结合模块壳温算出热阻。这套方法实操简单，但要注意电流不能太大，否则自热效应会干扰校准曲线的线性段。
对于Driver/TIA这类电芯片，没有天然的发光波长可以做温度测量，通常就用封装内集成温敏二极管，要么扫描不同壳温下的增益漂移，用增益随温度的变化率来标定结温。这类方法精度稍差，但用来做散热方案对比足够了。
6. 常见失效模式与量产端的坑位避让
6.1 凸点桥连与开路
凸点桥连的主要原因有三个：凸点尺寸超标、贴装压力过大导致焊料挤出、回流曲线升温速率过快导致焊料流动失控。桥连一旦发生，最直观的表现是某个通道的直流阻抗异常低，驱动激光器时出现异常大电流。超声扫描可以快速定位桥连位置。
虚焊和开路恰恰相反，原因可能是助焊剂失效、焊盘氧化、凸点高度不均或贴装倾斜。有些批次表面看起来没问题，但一上电某个通道无光，再一加热，信号又恢复了，这种“冷焊”最坑人。量产线必须用自动化光学检测加超声扫描双重把关，同时用恒温恒湿箱做预处理，把那些氧化不良的焊点提前暴露出来。
6.2 Underfill空洞导致的开裂
底填胶的空洞有两种来源：一是助焊剂残留的挥发气体没排干净；二是底填胶的填充路径被基板走线阻挡，形成“阴影区域”。空洞在温循过程中是应力集中点，裂纹大概率从空洞边缘萌生。对800G光模块这种高密度倒装区域，我强烈建议用真空辅助底填工艺，把空洞率压到1%以下，并且对所有批次做定期超声扫描抽检，手里有数据心里不慌，避免出货后出现批量失效。
6.3 芯片正背面混淆与极性反接
这是最低级也最容易在换线时出现的错误。Flip Chip芯片的背面上可能打有激光打标的标识，但芯片翻过来之后，视觉系统识别到的mark并不一定是极性指示。如果固晶程序里的极性补偿参数没设对，就可能出现整批产品某个通道的信号完全反相。这里没有什么高级技巧，就是上线前拿工程片先贴装验证，再用已知信号做全通道扫描，确认极性无误后锁存程序参数。
6.4 基板受潮与爆板
倒装焊基板在回流过程中受潮，水汽瞬间汽化，轻则气泡，重则基板分层、焊盘脱落。基板来料一定要抽真空包装，拆封后必须按规定的时间窗口内完成回流，或者在回流前做烘烤。这个看似小问题，在南方潮湿季节尤其多发，质检批次如果发现基板分层，优先查这个环节，别一上来就怀疑焊料。
7. 设备选型、产能效率与成本考量
Flip Chip产线的关键设备包括倒装贴片机、回流焊炉、底填胶点胶机、超声扫描显微镜、高速示波器加误码仪测试台。投入产出比上，倒装贴片机是最高的，因为贴片机的对位精度和速度直接决定单片产能和良率。
选贴片机时要重点看三个指标：精度（Cp/Cpk）、速度（UPH）和兼容性（能不能兼容12寸晶圆还是8寸晶圆框架）。有的设备商宣传精度能达到3微米，但这是静态精度，实际贴装时还要考虑晶圆翘曲、基板涨缩、真空吸附变形这些动态因素。真正上线前，最好用同规格的基板和芯片做一次DOE验证，算出CpK大于1.33才算达标。
回流焊炉方面，光模块产品因为板子尺寸小、排布密集，建议选购能支持氮气保护的回流炉。氮气可以显著减少焊料氧化，提高凸点润湿性，尤其是在倒装区域凸点密度高的时候，氮气环境下的桥连率会比空气环境低不少。但氮气消耗量会推高单件成本，用量要结合良率平衡。
底填胶供胶设备最容易被低估。底填胶需要控制点胶路径、针头高度、胶水温度、真空辅助等一堆参数。有些项目为了省设备钱，用手工点胶做了小批量，结果良率低得吓人，底填胶里全是气泡，返工几乎不可能，最后只能成批报废。我的建议是，从项目第一天就按量产标准准备底填设备，不要想着后续再升级，因为Flip Chip的底填工艺窗口一旦变了，前面的工艺参数全部要重调。
8. 成本构成、良率损失与产业化节奏
8.1 成本结构拆解
800G光模块的Flip Chip方案成本，大头不在芯片本身，而在封装工序。一个Driver芯片倒装的综合成本中，辅助材料（基板、底填胶、助焊剂、焊料）占比最大，然后是设备折旧和测试时间。Flip Chip底填胶很贵，单芯片用量不大，但单价是普通环氧胶的数倍；基板如果是多层HDI加特殊低损耗材料，单位面积价格也高得吓人。
和Wire Bonding相比，Flip Chip省掉了键合丝的材料成本和键合时间，但增加了底填胶材料和工艺时间。整体算下来，单模块的封装成本可能高10%-20%。这10到20个百分点的溢价，值不值？要看产品定位。如果是追求极致性能的超短距离或者AI集群里的高速互联模块，多花这点钱换来的是更稳的眼图和更低的失效率，非常值。如果是纯成本敏感的运营商市场，可能还得在封装方案上做更多妥协。
8.2 良率爬坡的节奏控制
Flip Chip光模块产线的良率爬坡通常不是一条平滑曲线。初期阶段最容易爆的问题集中在贴装偏移、底填胶空洞和回流桥连，这三类问题占早期不良的六成以上。爬坡速度的快慢，取决于工艺验证阶段的DOE做得多扎实。
一个有效的路径是：先用小批量工程批打通全流程，期间重点监控每道工序的CPK，找到瓶颈工序后集中优化；然后放大到中批量试产，此时重点转向测试筛选和可靠性验证；最后才进入大批量。千万不要一开始就冲产能，Flip Chip工艺里很多失效是“滞后失效”，比如温循几十个循环后才出现焊点开裂，如果前期数据不够，后面批量损失是无法挽回的。
8.3 与CPO和先进封装的交集
800G/1.6T之后，Flip Chip技术的演进方向不会停下来。业内已经在探索将Driver芯片与激光器做芯片级共封装，在同一个硅基板或玻璃基板上实现光电混合集成。这个想象空间比单纯把单个芯片Flip Chip到基板上要大得多。
不过还要泼一点冷水：共封装光电引擎在实现“光纤到芯片”的耦合上，挑战不在电封装，而在光耦合的效率、对准公差和良率。很多团队扎进倒装工艺里，以为搞定了凸点就等于搞定了共封装，实际上光路对准才是决定成品率的瓶颈。所以我的判断是，未来两三年Flip Chip在光模块里的角色还是会集中在“把电芯片倒装到基板”，而光电单片集成更可能先在特定场景里小范围落地。
9. 结语和个人的一些工程体会
说了这么多工艺和参数，最后还是想感慨一句：Flip Chip在光模块里的普及，本质上是信号速率倒逼封装形式升级的结果。这不是哪一个环节的功劳，是芯片设计、基板材、工艺设备、可靠性测试全链条一起往前拱才能走通的技术路线。
从我个人的项目经验看，做Flip Chip最容易翻车的地方有几个：一是芯片和基板的热膨胀系数失配，前期没做好热应力仿真；二是底填胶固化窗口和材料选择不当，导致空洞和分层；三是量产线的设备参数只依赖设备商推荐值，没有做系统DOE验证。尤其是最后一点，我见过太多团队拿到新设备，照着默认参数跑两个月，出了几批坏品才回头重新做参数优化。
如果你正准备把一款800G或1.6T光模块从Wire Bonding切换成Flip Chip，建议先在工程样品阶段用最快的速度跑通全流程，拿到完整的失效模式和良率数据，再决定是否铺开量产。切莫被“Flip Chip是趋势”这句话冲昏头脑，再好的趋势也要靠每一批次的稳定良率支撑。
最后再分享一个实用小技巧：对Flip Chip光模块做失效分析时，先用超声扫描看焊点层，再用红外热像仪做通电热分布，最后才做破坏性物理分析。这个顺序能最大化保留失效现场信息，避免你在第一步就把真正根因给破坏掉了。
