2025年12月，SK海力士副社长Kim Cheon-sung在“2025人工智能半导体未来技术会议（AISFC）”上的表态，为AI存储领域投下了一颗重磅炸弹——与NVIDIA联合开发的下一代AI NAND（AI-N P）将于2026年底推出样品，性能达现有企业级SSD的8-10倍；2027年底量产的第二代产品更将实现30倍性能跃升，IOPS突破1亿大关。这一合作不仅是两家巨头的技术协同，更直指当前AI产业最核心的存储瓶颈，有望重构AI数据中心的存储架构逻辑。
当前AI产业已明确分化为两大赛道：数据中心AI追求极致的大规模数据处理能力，端侧AI则侧重高效低功耗。但无论哪条赛道，“存储性能跟不上算力增长”都是共性难题——GPU等AI计算芯片的算力持续指数级提升，而存储环节却成为明显的性能瓶颈。
从核心性能指标IOPS来看，当前数据中心主流的高性能企业级SSD（eSSD）峰值仅300万IOPS，而AI计算依赖的DRAM内存IOPS可达数十亿甚至100亿级别，两者存在三个数量级的性能鸿沟。这意味着昂贵的GPU往往需要等待存储设备传输数据，大量算力被闲置，直接推高了AI基础设施的总体拥有成本（TCO）。
正是这一“算力与存储失衡”的困局，催生了SK海力士与NVIDIA的深度合作——前者是全球HBM（高带宽内存）领域的领导者，拥有先进的内存堆叠与封装技术；后者则掌控AI算力核心，深刻理解数据中心的实际需求。两者联手开发AI NAND，本质是要打造“适配AI算力的存储解决方案”，填补算力与存储之间的性能鸿沟。
SK海力士并未局限于单一产品的性能突破，而是规划了覆盖“性能、带宽、容量”三大维度的“AIN家族”产品线，精准匹配AI产业的多元化需求：
AI-N P（高性能型）：核心定位是解决大规模AI推理场景的海量数据IO瓶颈，通过优化数据传输效率，最大化AI计算与存储的协同效能，这也是本次与NVIDIA合作的核心方向；
AI-N B（高带宽型）：又称HBF（高带宽闪存），借鉴HBM的堆叠技术，通过堆叠NAND闪存替代DRAM提升带宽，主打AI训练与推理的内存扩展场景；
AI-N D（高容量低成本型）：聚焦AI训练所需的海量数据集存储，通过QLC等先进NAND技术实现PB级容量，降低数据湖存储的成本。
从当前推进节奏来看，AI-N P是最先落地的核心产品。一方面，AI推理场景的存储瓶颈已率先爆发，市场需求迫切；另一方面，借助NVIDIA在数据中心的生态优势，AI-N P能快速完成场景验证与商业化落地，为后续产品线铺垫基础。
根据副社长的披露，AI-N P的性能突破并非简单的参数优化，而是基于“NAND闪存+控制器”的全架构重构，再结合与NVIDIA的生态协同，最终实现从“2500万IOPS样品”到“1亿IOPS量产品”的跨越。
传统SSD的性能瓶颈主要源于两方面：一是NAND闪存的并行读写能力有限，二是控制器的数据流调度效率不足。SK海力士为AI-N P重新设计了NAND与控制器架构——推测可能采用更高并行度的NAND阵列设计，同时优化控制器的多通道调度算法，让数据读写能更高效地匹配AI计算的批量数据处理特性。
这种架构重构并非“小修小补”，而是从底层适配AI workload的特性。AI推理场景的核心需求是“高并发、低延迟”的批量数据输入，传统SSD的调度逻辑更偏向通用型数据处理，无法满足这种特定场景的极致需求。而AI-N P的架构设计，正是要让存储设备成为“AI计算的专属配套”。
AI-N P将基于PCIe Gen6接口开发，这是实现高IOPS的关键基础。相比当前主流的PCIe Gen4接口，PCIe Gen6的带宽提升一倍，同时引入了PAM4调制技术、FLIT模式等优化，能有效降低数据传输延迟。对于需要海量数据吞吐的AI-N P而言，PCIe Gen6不仅提供了更高的带宽天花板，更优化了传输效率，为2500万甚至1亿IOPS的性能目标提供了物理层支撑。
