一般是指在高速串行链路（SerDes：LVDS/GTX/GTH、PCIe、SATA、Aurora 等）上做的Eye Diagram（眼图），用来评估链路抖动、噪声、ISI、均衡效果、误码裕量
眼图是什么，怎么看
横轴（UI）：时间（一个比特周期）
纵轴：电压（或采样判决值）
眼睛越“开”：时序/电压裕量越大，误码风险越小
关键指标：Eye Height（眼高）：电压裕量
Eye Width（眼宽）：时序裕量
抖动（RJ/DJ/总抖动）
BER 等高线/浴盆曲线（更高级）
1）最常见：用 FPGA SerDes 内置眼扫（IBERT / Eye Scan）
不需要示波器，用芯片内部采样器扫描阈值+相位，生成“统计眼图”。
Xilinx：VivadoIBERT（GTX/GTH/GTY），带 Eye Scan、浴盆曲线、PRBS、BER 测试
Intel/Altera：Transceiver Toolkit / (旧版) Transceiver Native PHY + Eye viewer/BER
适合：
板级 bring-up
调参（TX swing、pre-emphasis、RX CTLE/DFE、CDR）
快速定位走线/连接器/线缆问题
用示波器/采样示波器测“真实模拟眼图”
需要：
高带宽示波器 + 差分探头/夹具（或 sampling scope）
在 TX 端（或测试点）采样
适合：
需要符合标准（PCIe、SATA 等）做 compliance
想看真实波形（过冲、反射、串扰）
