Buck电路CCM与DCM本质解析：从电感电流判据到工程落地

1. 这不是教科书里的“降压”——Buck电路的真实战场

很多人第一次接触Buck电路，是在模电课本里看到那个由开关管、二极管、电感、电容组成的四元件结构，配一句轻描淡写的“实现直流电压降低”。于是心里就定了调：不就是个降压器嘛，输入24V，想出12V就调占空比0.5，想出5V就调0.208，套个公式，选个电感，焊上板子，通电——完事。我当年也是这么想的，直到在一款工业PLC电源模块调试中连续烧掉7颗MOSFET，返工三次，才发现自己连Buck最基础的呼吸节奏都没摸清。

Buck电路根本不是静态的“降个压”，而是一个动态平衡系统，它的每一次开关动作都在电感磁场与电容电场之间搬运能量，像一个精密配合的双人舞。而决定这支舞是沉稳有力（CCM），还是轻盈跳跃（DCM），甚至偶尔踉跄失步（BCM过渡区），关键不在你设的占空比，而在电感电流是否归零——这个看似简单的物理事实，直接牵动着效率、纹波、EMI、环路稳定性、器件应力、负载瞬态响应等一整条技术链。你用的不是“降压芯片”，你调度的是磁能与电能的时序契约。所谓CCM（连续导通模式）和DCM（断续导通模式），不是两种可随意切换的“工作模式选项”，而是同一套硬件在不同负载、不同频率、不同电感值下，被迫进入的两种物理本质截然不同的能量传递状态。选错模式，轻则输出纹波超标、轻载效率崩塌，重则环路震荡、MOSFET过热击穿、电感啸叫刺耳——这些都不是设计余量不足的问题，而是你从一开始就没看懂Buck的“呼吸方式”。

这篇文章面向的不是刚学完基尔霍夫定律的本科生，而是已经能画PCB、会调PID、手头正为一个12V转3.3V/5A电源发愁的硬件工程师、电源设计师，或是正在啃《Switching Power Supplies A to Z》却卡在第4章的进阶学习者。它不讲理想模型推导，不列大段微分方程，而是把CCM与DCM掰开揉碎，还原成你示波器上能看到的电流波形、你热成像仪里能测到的MOSFET温度、你负载跳变时能听到的“噗”一声异响。我会告诉你：为什么同样一颗10μH电感，在1A负载下是CCM，在0.1A负载下就滑入DCM；为什么同步Buck在DCM下必须关闭下管驱动，否则会倒灌电流；为什么你用的“buck电路参数计算工具”在轻载时给出的纹波值，和实测差了三倍；以及，当你看到热搜词里混着“opencv ccm”“itk dcm转nii”这种医学影像术语时，别慌——那只是字母巧合，咱们专注的是功率半导体里的电流连续性，不是脑功能成像里的因果建模。现在，我们从电感电流的波形开始，真正走进Buck的脉搏。

2. CCM与DCM：不是选择题，是物理定律的判决书

2.1 核心判据：电感电流是否触底归零

所有关于CCM（Continuous Conduction Mode）和DCM（Discontinuous Conduction Mode）的讨论，必须回归到一个最原始、最不可辩驳的物理事实：电感电流的最小值是否等于零。这是唯一的、绝对的判据，其他所有表现——效率曲线、纹波大小、控制环路特性——都是这个判据衍生出的结果。

• CCM（连续导通模式）：在一个完整的开关周期T内，流经电感的电流i_L(t)始终大于零。它像一条永不停歇的河流，即使在开关管关断、续流二极管（或下管）导通的阶段，电流也从未中断，只是从上升变为下降，但方向不变，幅值不归零。此时，电感始终储存着能量，处于“持续供能”状态。

• DCM（断续导通模式）：在一个开关周期T内，电感电流i_L(t)会在某一段时间内完全降为零，并保持为零直至下一个周期开始。它像潮汐，涨潮（上管导通，电流上升）、退潮（下管/二极管导通，电流下降）、落干（电流为零，无器件导通）。在“落干期”，整个功率级处于休眠状态，没有能量传递。

提示：不存在“部分连续”或“半断续”的中间态。电流要么大于零（CCM），要么等于零（DCM）。二者之间的临界点，称为BCM（Boundary Conduction Mode）或CRM（Critical Conduction Mode），此时电流波形恰好在周期结束前瞬间归零，是CCM与DCM的分水岭。

这个判据之所以是“判决书”，是因为它直接由三个核心参数决定：输入电压V_in、输出电压V_out、电感值L、开关频率f_sw（即周期T=1/f_sw）、负载电流I_out。它们共同决定了电感电流的峰峰值ΔI_L和谷值I_L,min。只要算出I_L,min，就能一锤定音。

2.2 电流纹波与谷值的定量计算：从公式到物理直觉

我们先写出Buck在稳态下的基本关系。假设理想器件（无压降、无损耗），忽略电容ESR。

电感伏秒平衡（核心基石）：
在一个周期内，电感两端电压的平均值必须为零，否则电流会无限增长或衰减。
上管导通时间t_on = D * T（D为占空比），此时V_L = V_in - V_out；
下管/二极管导通时间t_off = (1-D) * T，此时V_L = 0 - V_out = -V_out。
伏秒平衡：(V_in - V_out) * D * T + (-V_out) * (1-D) * T = 0
解得：D = V_out / V_in —— 这就是大家熟知的占空比公式，但它只在CCM下严格成立。

电感电流变化率：
根据V_L = L * di_L/dt，可得：

• 导通期上升斜率：di_L/dt_on = (V_in - V_out) / L
• 关断期下降斜率：di_L/dt_off = -V_out / L

电流峰峰值ΔI_L：
ΔI_L = (di_L/dt_on) * t_on = (V_in - V_out) / L * D * T
代入D = V_out / V_in 和 T = 1/f_sw，得：
ΔI_L = (V_in - V_out) * V_out / (L * f_sw * V_in)
这是一个极其重要的公式。它告诉我们，纹波电流大小与V_in、V_out的乘积成正比，与L和f_sw成反比。这也是为什么高频化（提高f_sw）能显著减小电感体积——纹波被“切”得更细了。

电流谷值I_L,min：
在CCM下，电感电流是三角波（近似），其平均值I_L,avg等于负载电流I_out（因为电容隔直，所有直流电流都流向负载）。
所以，谷值 I_L,min = I_L,avg - ΔI_L / 2 = I_out - ΔI_L / 2
而DCM的判据就是：I_L,min ≤ 0
即：I_out - ΔI_L / 2 ≤ 0
=> I_out ≤ ΔI_L / 2

将ΔI_L代入，得到CCM/DCM的临界负载电流I_out,crit：
I_out,crit = ΔI_L / 2 = (V_in - V_out) * V_out / (2 * L * f_sw * V_in)

这个公式就是你的“判决书”。只要实际负载电流I_out > I_out,crit，电路工作在CCM；若I_out < I_out,crit，则进入DCM；若I_out = I_out,crit，则为BCM。

实操心得：我见过太多人用“经验法则”选电感，比如“1A输出用10μH”。这完全忽略了V_in和f_sw的影响。举个实例：一个12V转3.3V/1A的Buck，若f_sw=500kHz，代入公式：I_out,crit = (12-3.3)3.3/(210e-65e512) ≈ 0.24A。这意味着，当负载低于240mA时，它就自动进入DCM。如果你的设计要求在100mA轻载下仍保持高效率，那么用10μH电感就是个错误起点，你需要更大的电感（比如22μH）来抬高I_out,crit，强制其在更宽负载范围内维持CCM。

2.3 模式切换的“灰色地带”与设计陷阱

理论上，CCM与DCM的分界是一条清晰的线。但在真实世界里，这条线是模糊的、动态的、充满陷阱的。

首先，器件非理想性会让边界漂移。二极管有正向压降V_f，MOSFET有R_ds(on)，电感有DCR。这些损耗会降低有效V_out，改变伏秒平衡，使得实际D略大于V_out/V_in，同时增加了导通损耗，影响了电流波形的对称性。更重要的是，电感的饱和特性。很多廉价电感在电流接近饱和时，L值会急剧下降，导致ΔI_L突然增大，I_L,min更快地跌向零，使电路比理论预测更早进入DCM。

其次，负载动态变化是常态。一个标称5A的服务器电源，其CPU核心供电可能在几微秒内从0.5A跳变到4.5A。在跳变过程中，电路必然穿越BCM区域。如果控制环路没有针对此区域进行优化，就会出现短暂的环路不稳定，表现为输出电压过冲或下冲。

最后，也是最容易被忽视的，是测量误差。用普通探头测电感电流，需要电流探头或在电感串联一个小阻值采样电阻（如10mΩ）。但这个电阻本身就有寄生电感，且在高频下阻抗会变化。我曾遇到一个案例：客户坚持说他的Buck在1A时是DCM，但示波器上看电流波形明明是连续的。后来发现，他用的采样电阻是0805封装，其寄生电感在1MHz开关频率下已不可忽略，导致测得的电流波形严重失真，谷值被“拉高”了，误判了模式。

因此，“CCM/DCM怎么选”这个问题本身就有误导性。一个设计良好的电源，应该明确知道自己的主工作区间（例如满载到半载为CCM，半载以下为DCM），并为每种模式配置相应的控制策略和器件选型。强行让全负载范围都工作在CCM，可能意味着巨大的电感体积和成本；而放任其在轻载自然进入DCM，又必须确保DCM下的效率和噪声可控。这才是电源设计的真正艺术。

3. CCM与DCM的深度对比：从波形到系统级影响

3.1 波形特征：一眼识别你的Buck在“呼吸”什么

要真正理解CCM与DCM，最好的办法是把它们的典型波形并排放在示波器上观察。下面我以一个12V输入、5V输出、100kHz开关频率、10μH电感、5A负载的Buck为例，展示两种模式下最核心的三个波形：上管驱动信号V_gs、电感电流i_L、输出电压V_out。

CCM波形特征（5A负载）：

• V_gs：标准的方波，高电平（上管导通）时间t_on = D*T = (5/12)*10μs ≈ 4.17μs，低电平（上管关断）时间t_off ≈ 5.83μs。
• i_L：一个完美的、上下对称的锯齿波（三角波近似）。其峰值I_L,max = I_out + ΔI_L/2，谷值I_L,min = I_out - ΔI_L/2 > 0。计算ΔI_L = (12-5)5/(10e-61e5*12) ≈ 2.92A，故I_L,min ≈ 5 - 1.46 = 3.54A，远大于零。电流全程连续，方向不变。
• V_out：叠加在5V直流上的小幅纹波（约几十mV），主要由ΔI_L在输出电容ESR上产生的压降引起，频率为100kHz。

DCM波形特征（0.2A负载）：

• V_gs：仍然是方波，t_on和t_off时间与CCM相同（因为D由V_out/V_in决定，未变），但注意，此时D已不再精确等于V_out/V_in，会有微小偏差。
• i_L：一个脉冲状波形。在t_on期间，电流从零开始线性上升，达到某个峰值后，在t_off期间线性下降，在周期结束前就已降至零，并在此后的一段时间t_idle内保持为零。整个周期被分为三段：t_on（充电）、t_off（放电）、t_idle（静息）。t_idle的长度随负载减小而增加。
• V_out：纹波幅度显著增大，且波形不再是单一的100kHz正弦包络。由于存在t_idle，输出电容在该时段独自为负载供电，其电压会按指数规律缓慢下降，形成一个“平台+斜坡”的复合纹波，基频成分可能低于100kHz，还包含丰富的谐波。

注意：在DCM下，V_gs的宽度（t_on）并不直接对应能量需求。能量传递发生在i_L > 0的整个时间段（t_on + t_off），而t_idle是纯粹的等待期。这正是DCM控制更复杂的原因——控制器需要检测i_L何时归零，并据此调整t_on，而非简单地固定D。

3.2 效率与损耗：谁在轻载时悄悄“偷懒”？

效率是电源设计的核心KPI，而CCM与DCM在不同负载下的效率表现截然相反，形成了经典的“U型曲线”。

CCM下的损耗构成：

• 导通损耗（Dominant at High Load）：主要来自MOSFET的R_ds(on)和电感的DCR。I_L,rms在CCM下接近I_out，因此导通损耗与I_out²成正比，是满载时的主要损耗源。
• 开关损耗（Significant）：每次开关动作，MOSFET都要经历电压和电流的交叠过程，产生E_sw = 0.5 * V_in * I_L * (t_r + t_f) * f_sw。在CCM下，I_L较大，开关损耗也高。
• 二极管/下管体二极管损耗（CCM中较小）：在同步Buck中，下管在t_off期间导通，其R_ds(on)损耗相对可控；在非同步Buck中，肖特基二极管的V_f * I_L损耗是固定的。

DCM下的损耗构成：

• 导通损耗大幅降低：因为I_L,avg = I_out，但I_L,rms在DCM下远小于I_out（脉冲电流，有效值低），所以R_ds(on)和DCR的I²R损耗显著下降。
• 开关损耗变化复杂：虽然I_L,peak在DCM下可能更高（为了传递相同能量，脉冲更窄、峰值更高），但开关次数f_sw不变，且t_r/t_f受电压影响更大。总体而言，开关损耗在轻载DCM下通常低于CCM。
• 额外损耗：死区损耗与体二极管反向恢复：这是DCM的“阿喀琉斯之踵”。在t_idle期间，如果下管是MOSFET，其体二极管可能在t_off末期因反向恢复而产生额外损耗；更严重的是，如果控制器没有及时关闭下管驱动，体二极管会在t_idle期间承受反向电压，发生反向恢复，产生巨大尖峰和损耗。这就是为什么同步Buck在DCM下必须采用“零电流检测（ZCD）”来关断下管。

因此，效率曲线呈现为：在重载区（CCM），效率由导通损耗主导，随负载增加而上升；在中载区，达到峰值；在轻载区（DCM），导通损耗锐减，但若控制不当，死区损耗和反向恢复损耗会飙升，导致效率再次下降。一个优秀的设计，就是要在轻载DCM下，通过精准的ZCD和优化的死区时间，将这部分损耗压到最低。

3.3 环路稳定性与控制策略：为什么DCM让PID“头疼”

Buck的电压环路稳定性，本质上取决于其功率级的传递函数Gvd(s)。而这个函数，在CCM和DCM下，有着天壤之别。

CCM下的传递函数（经典二阶系统）：
Gvd(s) ≈ V_out / V_in = D / (1 + s/(Qω_0) + (s/ω_0)²)
其中，ω_0 = 1/√(LC) 是LC滤波器的谐振频率，Q是品质因数。这是一个标准的二阶系统，具有一个LC谐振极点（在ω_0处）和一个ESR零点。补偿设计（Type II或Type III补偿器）的目标，就是放置一个主极点来抵消ESR零点，并提供足够的相位裕度。

DCM下的传递函数（一阶系统）：
在DCM下，电感电流不再连续，LC滤波器的储能行为被打破。功率级的动态响应变得更快、更简单，其传递函数退化为一个一阶系统，主要由输出电容C和负载R决定：Gvd(s) ≈ V_out / V_in ≈ 1 / (1 + sRC)。它只有一个极点，位于1/(R*C)处，远低于CCM的LC谐振频率。

这个差异带来了根本性的控制挑战：

• 模式切换导致环路“失配”：同一个补偿网络，无法同时稳定一个二阶系统和一个一阶系统。当负载从重载（CCM）突降到轻载（DCM）时，环路增益和相位会发生剧变，极易引发振荡。
• DCM需要不同的控制目标：在CCM下，控制器调节D来维持V_out；在DCM下，D已不再是一个自由变量（它由V_out/V_in决定），控制器必须调节的是导通时间t_on（或等效的脉冲宽度），因为t_off和t_idle共同决定了能量传递。这要求控制器具备“变频”或“脉冲频率调制（PFM）”能力，而非简单的PWM。

这就是为什么高端电源IC（如TI的TPS54302）会内置“自动模式切换”功能。它实时监测电感电流，当检测到i_L归零时，自动从PWM模式切换到PFM模式，并启用一套专为DCM优化的内部补偿和驱动逻辑。对于分立设计，这意味着你必须为CCM和DCM分别设计两套环路参数，或采用更复杂的自适应补偿方案。

4. 实操指南：从参数计算到PCB落地的全流程拆解

4.1 参数计算：拒绝“工具一键生成”，亲手算透每一个数字

市面上的“buck电路参数计算工具”琳琅满目，输入V_in、V_out、I_out、f_sw，点击“计算”，立刻给出L、C、R_sense等值。这很方便，但也很危险——它隐藏了所有假设和边界条件。真正的设计，必须亲手推演。

步骤1：确定工作模式目标
首先明确你的设计约束：

• 最小负载I_out,min是多少？（例如，待机功耗可能只有10mA）
• 你能否接受轻载DCM？如果不能，I_out,min必须 > I_out,crit。
• 你能容忍多大的输出纹波？（例如，为ADC供电要求<10mVpp）
• 对尺寸和成本的限制？（大电感贵且占地方）

步骤2：计算临界电感L_crit
由I_out,crit = (V_in - V_out) * V_out / (2 * L * f_sw * V_in)，反解L：
L_crit = (V_in - V_out) * V_out / (2 * I_out,min * f_sw * V_in)
这是保证在最小负载I_out,min下仍工作于CCM所需的最小电感值。
例如：V_in=24V, V_out=5V, I_out,min=0.1A, f_sw=1MHz
L_crit = (24-5)5/(20.11e624) ≈ 19.79μH → 选标称值22μH。

步骤3：计算电感电流纹波ΔI_L
ΔI_L = (V_in - V_out) * V_out / (L * f_sw * V_in)
继续上例：ΔI_L = (24-5)5/(22e-61e6*24) ≈ 1.80A
这是一个关键中间值，它决定了后续所有器件的应力。

步骤4：选择电感

• 额定电流：必须同时满足I_L,rms和I_L,peak。
  I_L,peak = I_out,max + ΔI_L/2 （CCM下）
  I_L,rms ≈ √(I_out² + (ΔI_L)²/12) （CCM下近似）
  上例中，若I_out,max=3A，则I_L,peak=3+0.9=3.9A，I_L,rms≈√(9+0.27)=3.04A。选电感时，其Isat（饱和电流）必须 > I_L,peak，Irms（温升电流）必须 > I_L,rms。
• DCR：越低越好，但成本越高。DCR引起的损耗P_dcr = I_L,rms² * DCR。
• 封装与散热：一体成型电感（Shielded Inductor）EMI小，但散热差；插件电感散热好，但EMI大。根据你的EMC要求选择。

步骤5：计算输出电容C_out
纹波电压主要由两部分组成：

• ESR纹波：V_ripple_esr = ΔI_L * ESR
• 电容充放电纹波：V_ripple_cap = ΔI_L / (8 * f_sw * C_out) （CCM下近似）
  总纹波V_ripple ≈ V_ripple_esr + V_ripple_cap。
  通常ESR纹波占主导，因此首要任务是选ESR足够低的电容（如固态铝电解、POSCAP、MLCC阵列）。
  例如，要求V_ripple < 50mV，若选用ESR=10mΩ的电容，则V_ripple_esr = 1.8A * 0.01Ω = 18mV，剩余32mV留给V_ripple_cap，解得C_out > 1.8/(81e60.032) ≈ 7μF。但实际需留足余量，且考虑温度、寿命降额，最终选22μF/16V固态电容。

步骤6：选择MOSFET

• 上管（High-Side）：承受V_in电压，电流为i_L。需关注V_ds,max > 1.2*V_in，R_ds(on)在V_gs=10V下足够低，Q_g适中（影响驱动损耗）。
• 下管（Low-Side，同步Buck）：承受V_out电压，电流为i_L。V_ds,max > 1.2*V_out即可，R_ds(on)是关键，因其导通时间长（t_off）。
• SOA（安全工作区）：务必查看器件SOA图，确保在t_on和t_off期间的V_ds-I_d组合不超出安全区，尤其在启动和短路时。

4.2 PCB布局：地线是灵魂，不是路径

再完美的参数计算，也会毁于一版糟糕的PCB。Buck的布局核心，就是管理好三个高速、高di/dt的环路：

1. 功率输入环路（High di/dt）：从输入电容C_in正极 → 上管漏极 → 上管源极 → 下管漏极 → 下管源极 → C_in负极。这个环路必须最小化，使用铜箔铺满，避免走线。C_in必须紧贴上、下管的源极/漏极焊盘。

2. 功率输出环路（High di/dt）：从上管源极 → 下管漏极 → 电感L → 输出电容C_out正极 → C_out负极 → 上管源极/下管漏极。这个环路同样要短，C_out必须紧挨电感和下管。

3. 敏感信号环路（Low di/dt）：包括反馈分压电阻R_fb1/R_fb2、补偿网络、电流采样电阻R_sense。它们的地必须连接到C_out的负极（“功率地”），而不是输入电容的地，以避免功率地噪声串入控制环路。最好用独立的“信号地”铜皮，仅在C_out负极一点与功率地相连。

实操心得：我见过最典型的错误，是把R_sense放在电感和C_out之间，然后用地线把它连到芯片的GND引脚。这相当于把整个功率环路的噪声，通过地线直接耦合进了误差放大器。正确做法是：R_sense必须放在下管源极和功率地之间，其“采样侧”地直接连到下管源极焊盘，而“参考侧”地则通过一根短线，单独连到C_out负极。这样，R_sense上的压降才是纯净的i_L信号。

4.3 调试与验证：示波器上的“侦探工作”

调试不是通电看亮不亮，而是用示波器做一场精密的法医鉴定。

必备探头：

• 100MHz以上带宽的高压差分探头（测V_in、V_out）
• 100MHz以上带宽的电流探头（测i_L），或自制0.1Ω/1206采样电阻+差分探头
• 高速逻辑探头（测V_gs）

关键测量点与判断：

1. V_gs波形：检查上升/下降沿是否陡峭（t_r/t_f < 50ns），有无振铃（说明驱动能力不足或PCB寄生电感大）。
2. i_L波形：这是核心。用光标测量I_L,min。若I_L,min > 0，且波形为连续三角波，则为CCM；若I_L,min = 0，且有一段平坦的零电流，则为DCM。测量ΔI_L，与计算值对比，偏差>20%需检查L值或V_in/V_out精度。
3. V_out纹波：开启示波器的FFT功能，观察纹波频谱。若主频是f_sw，说明是CCM；若出现低于f_sw的强频谱分量（如f_sw/2, f_sw/3），则是DCM的典型特征。
4. 交叉导通（Shoot-through）检查：同时观测上、下管V_gs。确保在任何时刻，两者不同时为高电平。死区时间应为100-200ns。若发现重叠，必须调整驱动芯片的死区设置或更换驱动能力更强的芯片。

最后，进行负载瞬态测试：用电子负载在满载和空载之间快速切换（如1A ↔ 0A，边沿<1μs），观察V_out的过冲/下冲幅度和恢复时间。这直接反映了环路的相位裕度和补偿效果。一个健康的系统，过冲应<±5%，恢复时间<100μs。

5. 常见问题与独家避坑指南：那些手册不会写的“血泪史”

5.1 问题速查表：从现象反推根源

5.2 独家避坑技巧：十年踩坑总结

坑1：“手撕Buck”时忽略电感的交流损耗
很多工程师只关注电感的DCR，却忘了铁芯在高频下会产生涡流损耗和磁滞损耗。一个标称DCR=20mΩ的电感，在1MHz下，其AC阻抗可能高达100mΩ。这会导致轻载时效率远低于预期。对策：查阅电感厂商提供的“阻抗 vs 频率”曲线图，确保在你的f_sw下，其总阻抗（DCR + AC）仍在可接受范围。优先选择铁氧体或金属合金磁芯，避免铁粉芯在高频下的高损耗。

坑2：同步Buck的“下管驱动”是门玄学
在DCM下，下管需要在i_L归零时立即关断。但实际中，电流探头有延迟，MOSFET关断也有延迟。如果关断过晚，体二极管会导通并反向恢复；如果关断过早，i_L尚未归零，会造成V_out下冲。对策：不要依赖芯片的默认ZCD阈值。实测时，用一个可调电阻分压，将ZCD阈值从默认的10mV逐步上调至50mV，同时观察V_out纹波和下管V_ds波形，找到一个“纹波最小、V_ds振荡最弱”的最佳点。这个点因器件批次而异。

坑3：“耦合电感Buck”不是万能解药
耦合电感（Interleaved Buck）能减小输入/输出纹波，但它的设计极其复杂。两个绕组的耦合系数k必须精确控制，否则会引起环流，导致额外损耗和发热。对策：除非你的项目对纹波有极端苛刻的要求（如医疗影像设备），否则优先采用成熟的单相Buck。若必须用耦合电感，务必向供应商索要详细的耦合系数k和漏感L_leak的实测数据，并在仿真中精确建模。

坑4：GaN FET同步整流的“米勒效应”陷阱
GaN FET开关速度极快（t_r/t_f < 1ns），但其极低的C_iss和C_rss，使其对PCB寄生电感和驱动回路阻抗极度敏感。一个微小的驱动回路电感，就可能引发强烈的米勒振荡，导致GaN FET在关断时意外导通而炸毁。对策：GaN驱动必须采用“源极跟随器”架构，驱动芯片必须紧贴GaN FET，驱动走线必须是微带线（50Ω阻抗匹配），并在GaN的G-S之间并联一个100pF的NP0陶瓷电容，用于吸收米勒电荷。

最后分享一个小技巧：在调试初期，不要急于追求高效率。先把V_out纹波和i_L波形调到理想状态，再逐步优化效率。因为纹波和波形是“果”，效率是“因”。一个波形畸形的电源，无论怎么优化器件，效率都不会高。记住，Buck电路的终极奥义，不在于“降多少压”，而在于你能否让它每一次呼吸，都平稳、高效、安静。这需要的不是计算器，而是示波器、耐心，